Устройство защиты памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИКРЕСПУБЛИК А 1 6 Г 12 ПИ САНИ ОДЕТ ЕЛЬСТВ т.В.Ко а,тва ие энерика,е раЗлек т 303 лик ПАЯЯ ав 11 ласт быть кротс може тв ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЮ И ОТКРЮТИЯМРИ ГННТ ССО(57) Изобретение относвычислительной техникииспользовано в устройс,ЯО 1474657 ОБРЕтЕНи ЭВМ. Целью изобретения является п вышение надежности. Устройство со держит операционный блок 1, выход напряжения питания памяти устройс блок 3 формирования сигнала сброс вход 4 напряжения питания устройс компаратор 5 уровня напряжения пи ния, переключатель 6 питания, ист ник 7 питания, ключ 8, блок 9 упр ления, выходы 10 выборки памяти, записи-чтения устройства. Поставл ная цель достигается введением но элементов и связей. 1 з.п. ф-лы, 2 ил.Изобретение относится к вычислительной технике и может быть использовано в устройствах с микро-ЭВМ, вкоторых необходима защита оперативнойинформации при частых нарушениях пита ния и длительном отключении сети,Целью изобретения является повышение надежности.На Фиг. 1 представлена функциональная схема устройства защиты памяти микро-ЭВМ, на фиг, 2 - функциональная электрическая схема одногоиз возможных вариантов исполненияустройства,Устройство содержит операционныйблок 1, выход 2 напряжения питанияпамяти устройства, блок 3 формирования сигнала сброса, вход 4 напряженияпитания устройства, компаратор 5уровня напряжения питания, переключатель 6 питания, источник 7 питания,ключ 8, блок 9 управления, выход 10выборки памяти устройства, выход 11записи-чтения устройства, системныйконтроллер 12, генератор 13 тактовыхимпульсов, постоянный запоминающийблок 14, дешифратор 15 адресов, порт16 ввода-вывода, элемент ИЛИ-НЕ 17,резистор 18, электролитический конденсатор 19 общий вход 20 питания,элементы ИЛИ-НЕ 21 и 22, элемент НЕ23, элемент ИЛИ-НЕ 24, эпемент НЕ25, элементы ИПИ-НЕ 26 и 27, переменный резистор 28, переключатель 29режима, вход 30 имитации управляющего сигнала "Захват", диоды 31 и 32,электролитический конденсатор 33,транзистор 34, резисторы 35 и 36,вход 37 задания режима работы привосстановлении питания, микропроцессор 38 и блок 39 оперативной памяти.Микропроцессор может быть реализованна БИС К 58 ОИК 80.Устройство работает следующимобразом. 45Вход 37 при работе микро-ЭВМ разомкнут, однако его состояние черезвход порта 16 читается микропроцессором по программе "Сброс". в моментвключения питания. Если вход 37 разомкнут, то микропроцессор, обращаяськ блоку оперативной памяти через микропроцессорную магистраль, не изменяет содержимое базовых ячеек памяти и по информации этих ячеек (меткам) определяет точку возврата микропроцессорной системы в начало прерванной программы. Таким образом, при любом нарушениипитания операционный блок 1 повторяет прерванную операцию автоматически, что обеспечивает надежную работусвязанного с микро-ЭВМ периферийногооборудования (например, печатающихустройств или каналов электросвязи),Если вход 37 замкнут в момент включения питания, то блок 1 через читает состояние "О" и переходит в режимвыполнения программы "Сброс" с начальной установкой базовых ячеек памяти. Таким образом, удается отли-.чить факт случайного или преднамеренного отключения питающего напряженияот факта необходимой процедуры инициализации, т.е, начальной установки,всеймикропроцессорной системы в целом.При первом включении питания блок1, обращаясь к памяти, помещает в память какие-либо данные или прикладную программу, которые могут бытьзаписаны либо полностью, либо частично. И если в данный момент происхо"дит пропадание питающего напряженияпо входу 4, то на всех входах и выходах блоков 1 и 3 постепенно устанавливается нулевой уровень,При снижении питающего напряжения по входу 4 ниже уровня, допускаемого отклонением (как правило 5-103) от номинала, компаратор 5 Формирует потенциальный сигнал "1" для управления блоком 9, который сигналом Н переводит блок 1 в режим "Захват" и после завершения блоком 1 текущей микрокоманды получает ответный сигнал "Подтверждение захвата" Н 1., Как правило, время завершения микрокоманды не превышает. нескольких микросекунд, что вполне достаточно для нормального перехода блока 1 в пассивный режим работы.При отключении питания по входу 4 сигнал "Сброс" блоком 3 не формируется, т.е, остается,в состоянии "0", а блок 9 находится в состоянии "1". При совпадении сигнала "Захват" и сигнала г 1 ропадения питания (от компаратора 5) блок 9 потенциальным сигналом 0 закрывает ключ 8 который сигналом "1" переводит память врежим "Чтение". Как только напряжение по входу 4 упадет до нуля, сигнал Н 1. блока 1 устанавливается в состояние "0", однако сигнал ".1" сос 1474657тояния блока 9 сохраняет неизменнымсостояние его выхода.Таким образом, дальнейшая записьинформации в память исключена, обеспечивается защита памяти данных ипрограмм в момент отключения питанияи в режиме хранения информации,При включении сети, как толькоуровень питающего напряжения по входу 1 О4 превысит нижний пороговый уровень,на входе компаратора 5 появляетсяуровень "О", который поступает навход блока 9. Сигнал "Захват" привключении питания не формируется,поэтому выход блока 9 остается неизменным. С выхода блока 3 на вход блока 9 подается сигнал "Сброс", которыйудерживается в состоянии "1" в тече-.ние нескольких десятков миллисекунд,сохраняя состояние выхода блока 9в режиме запрещения записи ("О"). Позавершении сигнала Сброс (0")блок 9 изменяет состояние выхода("1") под действием сигнала от компаратора 5, ключ 8 открывается и соединяет выход ГЕ блока 1 с входом ГЕ/ВЕпамяти.Таким образом, обращения к памятиразрешены, обеспечивается защита памяти данных и программ в момент включения питания и в период нормальнойработы микро-ЭВМ. Формула изобретения351; Устройство защиты памяти, содержащее операционный блок, блок формирования сигнала сброса, компаратор уровня начряжения питания, переключатель питания, источник питания,40 причем вход напряжения питания устройства подключен к первому входу компаратора уровня напряжения питания, первому входу переключателя питания и к входу запуска блока формирования сигнала сброса, выход которого подключен к входу начальной уста-, новки операционного блока, выход выборки памяти которого подключен к выходу выборки памяти устройства, выход переключателя питания подключен к выходу напряжения питания памяти устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения надежности, в него введены блок управления и ключ, причем первый и второй выходы .блока управления подключены соответственно к входу управления режимом "Захват" операционного блока и к управляющему входу ключа, информационный вход и выход которого подключены соответственно к выходу сигнала записи-чтения операционного блока и к выходу записи-чтения.Ю2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит четыре элемента ИЛИНЕ, два элемента НЕ и переключатель режима, причем вход питания блока подключен к входам питания элементов ИЛИ-НЕ с первого по четвертый и к входам питания первого и второго элементов НЕ, выходы первого элемента НЕ и первого элемента ИЛИ-НЕ блока подключены соответственно к первому и второму выходам блока, первый и второй входы блока подключения соответственно к первым входам первого и второго элементов ИЛИ-НЕ, третий вход блока подключен к первому входу третьего элемента ИЛИ-НЕ и через второй элемент НЕ к первому входу четвертого элемента ИЛИ-НЕ, выход которого подключен к вторым входам первого и второго элементов ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ подключен к второму входу четвертого элемента ИГЛ-НЕ, зажкающий контакт, размыкающий контакт и выход переключателя режима подключены соответственно к общему входу питания, входу имитации управляющего сигнала "Захват и к второму входу третьего элемента ИЛИ, выход которого подключен к входу первого элемента НЕ.1474657 ставитель М.Силинкривд М Дидык едактор О орректор М Саиборска ве раж об одписное ГКНТ агарина,1 О Производственно-издательский комбинат "Патент", г, ужгород Заказ 1895/47ВНИИПИ Государственного113035,омитет осква,по изобретени -35, Раушскаи и открытияиб., д. 4/5