Усилитель записи и считывания для запоминающего устройства с произвольной выборкой

, ничивающих транветственно перв ющими входами у ч а ю щ и й с я повышения его б него введены пе транзисторы с и дающие диоды, т нагрузочные рез которых соедине ст ляют оот)м и вторым правлял и - целью силителя, отем, что,дстродействреключающие и-р-истой,смеертыйые выводь рвого по етий и ч сторы, пер ы соответс енн ею еч,а го ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ РСНОМУ СВИДЕТЕЛЬСТВ(54)(57) УСИЛИТЕЛЬ ЗАПЫСИ И С 61 ТЫВАН 1 И ДЛЯ ЗАПОЙНАЩЕГО УСТРОЙСТВА СПРОИЗВОЛЬНОЙ ВЫБОР 1(ОЙ, содержащийгруппы управляющих и-р-и-транзисторов, эмиттеры которых являются разрядными входами усилителя, усилительные и-р-и-транзисторы с первогопо четвертый, ограничивающие и-р-итранзисторы, нагрузочные резисторыи первый источник тока, причем коллекторы управляющих транзисторовпервои группы, базы первого и третьего усилительных транзисторов и первый вывод первого нагрузочного резистора объединены и являются первым выходом усилителя, коллекторыуправляющих транзисторов второйгруппы, базы второго и четвертогоусилительных транзисторов и первыйвывод второго нагрузочного резистора объединены и являются вторым выходом усилителя, вторые выводы нагру-зочных резисторов и коллекторы усилительных транзисторов соединеныс первой шиной питания, базы управляющих транзисторов первой и второйгрупп подключены соответственно кэмиттеру первого и эмиттеру второограничивающих транзисторов, коллекторы которых соединены с первой шинойпитания, базы первого и второго ограэмиттерами первого и четвертого и второго и третьего усилительных транзисторов, причем вторые выводы третьего и четвертого нагрузочных резисторов подключены соответственно к коллекторам первого и третьего гереключающнх транзисторов и базам уп-равляющих транзисторов первой группы и к коллекторам второго и четвертого сереключаююих траиаисторое и ба- Сю зам управляющих транзисторов второй группы, базы третьего н четвертого переключающих тр,нзисторов соединены соответственно с катодом первого и с катодом второго смещающих диодов, (, аноды которьх подключены соответствен-, 1; но к эмнттеру пятого и к эмиттеру 1 ире 4 шестого переключающих транзисторов, базы которых соединены соответственно с базой второго и базой первого ограничивающего транзисторов, коллекторы пятого и шестого переключающих транзисторов подключены к первой шине питания, базы первого и второго переключающих транзисторов объединены и являются входом опорного напряжения усилителя, эмиттеры переключающих транзисторов с первого по четвертый соединены с первым выводом первого источника тока, катоды первого и второго смещающих диодов соеди.3091223 нены соответственно с первыми выводами второго и третье о источников тока, вторые вывоцы источников токаподключены к второй шине питания.Изобретение относится к вычислительной технике и предназначено дляиспользования в цифровых полупроводниковых схемах памяти с произвольнойвыборкой, в частности в интегральных 5схемах оперативной памяти на биполярных транзисторах,Известен усилитель записи и считывания для запоминающих устройствс произвольной выборкой, содержащийпары первых и вторых управляющих транзисторов, подключенных эмиттерами кпарам соответственно первых и вторыхразрядных шинпричем коллекторы всехпервых и всех вторых транзисторов 15подключены соответственно к первойи второй выходным шинам и через соответственно первый и второй резисторы - к шине питания, третий и четвертый транзисторы,.,подключенные коллекторами к шина питания, базами соотве".отвеина к первой и второй выходным шинам, эмиттерами к источникутока и обьединенным базам всех и первых и вторыхуправляющих транзисторов, .пары пяти и шестых управляющих транзисторов, подключенных эмиттерамисоответственно к парам первых и вторыхразрядных шин, коллекторами к шинепитания, базами соответственно к ЗОпервой и второй управляющим шйнам,управляемый источник тока,. подключенный через соответственно первый ивторой элементы развязки к первойи второй выходным шинам, вход управля-З 5етого источника тока подключен к дополнительной управляющей шине Г 13Недостатками данного усилителя являются большое число дополнительныхуправляющих транзисторов и низкое 40быстродействие.Наиболее близким техническим решением к изобретению является усилитель записи и считывания для запоминающего устройства с произвольной выбор 45кой, содержащий пары первых и вторыхтранзисторов, подключенных эмиттерамисоответственно к парам первых и вторых разрядных шин, причем коллекторы всех первых и всех вторых транзисторов подключены соответственно к первой и второй выходным шинам и через соответственно первый и второй резистор - к шине питания, третий и . четвертый транзисторы, подключенные базами соответственна к первой и второй выходным пинам, коллекторами к шине ,питания, эмиттерами к базам соответственно первых и вторых транзисторов и соответственно к первому и второму источникам така, пятый и шестой транзисторы, подключенные коллекторами к шине питания, базами соответственно .к первой и второй выходным шинам , эмиттерами соответственно к эмиттерам четвертого я третьего транзисторов, седьмой и восьмой транзисторы, подключенные базами соответственно к гервай и второй управдяющим шинам, коллекторами к шине питания, эмиттерами соответственно к базам первых и вторых транзисторов Г 2.1,Недостатком прототипа является низкое быстродействие при считывании и записи информации, так как при считывании быстродействие ограничено высоким положением опорного потенциала считывания (в схемах данного типа последний,"повторяет" высокий уровень логической единицы выбраннцй ячейки памяти), а опорный потенциал считывания задает порог переключения тока разрядных шин в выбираемую ячейку и нри высоком наложении этого порога он достигается ячейкой позднее, только в конце переходного процесса смены адреса строкпри записи в данной схеме ввиду невозможности непосредственно понизить потенциал относительно опорного на базах первых или вторых управляющих транзисторов из-за эмиттерных повторителей обратной связи (транзисторы с третьего по шастай) применяется предварительное переключение тока одной из разрядных шин в усилитель. При э гам соответственно понижается нотенциа1091223 повторителей обратной связи (дает требуемое для записи понижение потенциала на базах первых или вторых управляющих транзисторов).5 Таким образом процесс формирования требуемого сигнала записи в данном усилителе имеет предварительные этапы, связанные с переключением значительных паразитных емкостей раз О Рядных шин (переключение тока разрядной шины из ячейки в усилитель) и выходных шин (понижение логического уровня Одного из выходов усилителя), что значительно снижает быстродействие данной схемы при зиписи.Цель изобретения - повышение быстродействия усилителя при считывании и записи ,без увеличения мощности и уменьшения надежности, 20 40 Поставленная цель достигаетсятем, что в усилитель записи и считывания для запоминающего устройства спроизвольной выборкой, содержащий25группы управляющих и-р-и - транзисторов, эмиттеры которых являются разрядными входами усилителя, усилительные и-р-и-транзисторы с первогопо четвертый, ограничивающие и-р в итранзисторы, нагрузочные резис горыи первый источник тока, причем коллекторы управляюд 1 их транзисторовпервой группы, базы первого и третьего усилительных транзисторов и первый вывод первого нагрузочного резистора объединены и являются первымвыходом усилителя, коллекторы управляющих транзисторов второй группы,базы второго и четвертого усилительных транзисторов и первый выводвторого нагрузочного резистора объединены и являются вторым выходомусилителя, вторые выводы нагрузочныхрезисторов и коллекторы усилительных транзисторов соединены с первой шиной питания, базы управляющихтранзисторов первой и второй группподключены соответственно к эмиттерупервого и эмиттеру второго ограничивающихтранзисторов, коллекторыкоторых соединены с первой шиной питания, базы первого и второго ограничивающих транзисторов являются соответственно первым и вторым управляющими входами усилителя, введены переключающие и-р-и-транзисторы с пер.вого по шестой, смещающие диоды,третий и четвертый нагрузочные резисторы, первые выводы которых соедннены соответственно с эмиттералн первого и четвертого и второго и третьегоусилительных транзисторов, причемвторые выводы третьего и четвертогонагрузочных резисторов подключенысоответственно к коллекторам первогои третьего переключающих транзисторов и базам управляюд 111 х транзисторовпервой группы и к коллекторам второгои четвертого переключающих транзисторов и базам управляющих транзисторов второй группы, базы третьего ичетвертого перек;пючающ 11 х транзисторовсоединены соответственно с катодомпервого и с катодом второго смещающих диодов, анодь 1 которых подключенысоответственно к эмиттеру пятого и кэмиттеру шестого переключа 1 ощих транзисторов, базы которых соединены соответственно с базой второго и базойпервого ограничивающих транзисторов,коллекторы пятого и шестого переключа 1 ющих транзисторов подключены кпервой шине питания, базы первого ивторого переключающих транзисторовобъединены и явл 1 потся входом опорного напряжения усилителя, эмиттеры 11 е-реключающих транзисторов с первого почетв рт лй соедш 1 ены с первыл в.пэсцо 1первого псточ 1 ьика тока катоды пер -вого и второго смещающих диодов соединены соответс:венно с пе 1 эвыл 1 и выводами гторого 11 третьего источниковтока вторые зы 13 оды источников токаподключены к второй дд 1 не питания.На фиг.1 представлена принци 1 п 1 альная схема предлагаемого усилителяЗаПИСИ И СЧИтшдаипя; На сэн 1, 2 - СХЕ"ма части массива ячеек памяти запоминающего устройства (ЗУ), подключенных к усилителю записи и чтения; на фиг,3 - временные диаграммынапряжений, поясняющие работу усилителя,Усилитель записи и считывания содержит первую 1 и вторую 2 группыуправляющих транзисторов.На фиг.1 обозначены разрядныевходы 3 и 4, перпь 1 и 5 и второй 6 выходы усилителя,Усилитель содержит также первый7 и второй 8 нагрузочные резисторы,первую шину 9 питания, усилительныетранзисторы 10-13 с первого по четвертый, первый 14 и второй 15 ограничивающие транзисторы, На фиг.1обозначены также первый 16 и второй17 управляющие входы усилителя, Усилитель содержит также первый 18 ис 1091223точник тока, третий 19 и четвертый20 нагруэочные резисторы, переключа -ющие транзисторы 21-26 с первого ношестой, первый 27 и второф 28 смещающие диоды, второй 29 и третий 30 источники тока. На фиг.1 обозначены также вход 31 опорного напряжения и вторая шина 32 питания.Йа фиг,2 показан усилитель ЗЗ,разрядныевходы 3 и 4 которого подклочены соответственно к запоминающимтранисторам 34 и 35 ячее; Зб памятисо словарными шинами 37 и 38, источник 39 разрядного тока, источник40 тока хранения, коллекторные узлы 415и 42 ячейки памяти и коммутатор 43разрядного тока,На фиг.З кривая 44 илластрируетизменение потенциала логической в роузлах 41 или 42 вновь выбираемойячейки 36 памяти, кривая 45 относится к такому же узлу ранее выбраннойячейки памяти, уровень потенциала 46обозначает положение опорного потенциала считывания на базах управляощих транзисторов 1 к 2 усилителяпротог,.па, уровень 47 относится копорному потенциалу считывания впредлагаемом усилителе, точки 48 к49 пересечения соответствуют моментуперехвата тока в разрядной шине 3 или4 в ячейку 36 соответственно в про -готипе и в предлааемом усилителеУсилитель записи к считывания рабо-.3, тает следующим Образом.Быбранная ячейка Зб (см, фиг,2) находящаяся в строке с высоким потенциалом по шине 38 к подключенная ктой паре разрядных входов 3, 4 уси- лителя 33. в которые коммутатором 43 включен ток источника 30, охватывает ток одной из разрядных шин - первой 3 или второй 4 - в зависимости от .информации в ячейке 36. Б усилителе ЗД охват одного тока фиксируется соответствукицим изменением падения напряжения на. коллекторной нагрузке, Бознккающий дифференциальный сигнал на выходах 5 и 6 (см. Фпг,1) усилитеи лр отражает род инФормации ( 0 илк "1") в выбранной ячейке 36 памяти.Описаньй стандартный способ считывания в быстродействующих акот- телях достигается соответствующим55 выбором потенццэла выбранной строки (связанным с потенциалами в узлах 41 и 42 выбранной ячейки 36) и опорного потенциала считывания на базах транзисторов 1 .к 2 в усилителе 33. Пусть, например, в выбранной ячейке 36 узел 41 имеет высокий потенциал (примерно равный потенциалу шины 38), узел 42 имеет низкий потенциал, Опорный потенциал считывания должен быть меньше потенциала узла 41, но больше потенциала узла 42, тогда в связанных по эмиттерам парах транзисторов 1-34 и 2-35 токи разрядных шкн 3 и 4 будут гротекать в транзистор 1 усилителя к транзистор 35 ячейки,Дня ускорения процесса перехвата тока в предлагаемом усилителе вводятся резисторы 19 к 20, смещающке опорный потенциал счктьванкя вниз эа счет падения напряжения на нкх от протекания гока от источника .18. Последний подводится к резисторам через идентичные транзисторы 21 и 22; транзисторы 23 к 24 прк считывании имеют на базах потенциалы меньше опорного напряжения на входе 31 за счет подачи сигналов логического "0" по входам 16 к 17 через диоды 2 и 28, сдвкгающке логические уровп,За счет смещенкя вккз опорного потенциала счктывакя вьб:раема ячейка 36 раньше перехватыва"т ток (точка 49) , что ускоряет появл.ение выходного информационного скгал.а на выходе усилителя (смакт.З) ча время Ь С Для сохраненя запаса. помехоустойчивости величина сдвига опорного потенциала считывания нспревышает половинь логи,:.еского перепада в узлах 4 к 42 выбранной ячейки 36. При уменьшении в резупьтате технологического разброса котенкалов в выбраннок ячейке 36 до уровня смещен 0 О опорногоотее 1 цача лоследний тас жекак в усилителе-прототипе начинает повторять" потенциал в узле 41 ячейки 36, сохраняя такую же, как в прототипе,надеост считьвапя.Сигналом записи логической " 1 клк 0 сгужкт погтача уровня логи каской 1 соответствеко на вхоц 16 клк 17, Пр этом требуемое понижение потенциала на базах транзисторовили 2 достигается эа счет изменения падения напряжения на резисторах 19 к 20, используемых для смещения опорного потенциала считывания , Сигнал ло:.кческой " по Одному кз входов 16 илк 17 перекл- чает ток источника 8 в один к."- гранзксторов 23 клк 24 и теперь этот ток109223 не делится поровну между резисторами 19 и 20, а протекает только в одном из них, вызывая требуемое понижение потенциала на базах транзисто-, ров 1 или 2.Соответствующее повышение 5 потенциала на базе противоположного транзистора 2 (или 1) носит вспомогательный характер при записи так же, как и транзисторы 14 й 15, ускоряющие этот Вспомогательный процесс при поступлении сигнала логической "1" по входам 16 или 17. соответственно. Транзисторы 14 и 15 служат также для ограничения, уровня понижения потенциала на базах транзисторов 1 или 2. 15Таким образом, в предлагаемом усилителе, в отличие от прототипа, исключаются предварительные этапы при записи, связанные с перехватом тока из ячейки 36 и изменением состояния выходов 5 и 6 усилителя. Зто позволяет исключить предварительный пере- заряд больших паразитных емкостей разрядных 3,4 и выходных шин, что резко повышает быстродействие при записи.Таким образом, предлагаемый усилитель записи и считывания позволяет повысить быстродействие усилителя при считывании на 357 и при записи в два раза без увеличения мощности и без уменьшения надежности за счет соответствующего регулирования и сдвига опорного потенциала считывания на резисторах 19,20 (при считывании) и Формирования импульсов записи внутри усилителя с помощью переклн.чающих транзисторов 21-26,Технико-экономическая эффективностьпредлагаемого устройства заключаетсяв более высоком быстродействии посравнению с прототипом,1091223 г,Ю витель Т, Зайцевад Л. Коцюбняк Корре дактор С. ь Заказ 3087/ По писно илиал ППП "Патент", г. Ужгород, ул. Проектная,ВНИИПИ Государственн по делам изобре 113035, москва, Х 1-35575 до комитета СССРний и открытийРаушская наб., д. 4