Приемник сигналов команд согласования скоростей

,идетельство СССР3/08, 1977.тельство СССРкл.Н 04 Л,1/14,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗО(56) 1. Авторское свВ 748896, кл. Н 04 32. Авторское свидпо заявке Р 3249087,1981.(54) (57) ПРИЕМНИК СИГНАЛОВ КОМАНДСОГЛАСОВАНИЯ СКОРОСТЕЙ, содержащийпоследовательно соединенные опозна"ватель сигналов команд, анализатор,элемент И, блок памяти и блок коррекции ошибок, а также декодер, причеминформационные входы декодера иопознавателя сигналбв команд объединены и являются информационным входом приемника, синхронизирующие вхо"ды декодера и опознавателя сигналов команд объединены и являютсясинхронизирующим входом приемника,первый выход декодера соединен свторым входом блока коррекцииошибок, третий вход которого соединен с выходом элемента И, второй входкоторого соединен с вторым выходомдекодера, причем выход блока коррекции ошибок является выходом приемника, о т л и ч а ю щ и й с я тем,что,с целью повьппения помехоустойчивости приема сигналов командсогласования скоростей при длительных перерывах в канале связи, введены последовательно соединенные счетчик и блок сравнения, а .также регистр, информационный вход которогосоединен с вторым выходом счетчика,установочный вход которого соединенс выходом блока сравнения и четвертым входом блока коррекции ошибок,выход элемента И соединен с входомзаписи регистра, выход которогосоединен с вторым входом блока сравнения, синхронизирующий вход счетчика соединен с синхронизирующимвходом декодера.1 1Изобретение относится к электросвязи и может быть использованов аппаратуре асинхронного сопряжения дискретных сигналов.Известно устройство асинхронного сопряжения каналов связи, содержащее последовательно соединенные блок Фазовой автоподстройки частоты, блок памяти, Фазовый дискриминатор и блок управления, причем на вход блока Фазовой автоподстройки частоты и на второй вход блока памяти подан абонентский сигнал, на третий вход блока памяти поданы считывающие импульсы, а четвертый вход блока памяти соединен с первым выходом блока управления, второй выход блока памяти подключен к основному каналу связи, а также последовательно соединенные дешиФратор команд, блок памяти и Фазовый дискриминатор 11 .Известное устройство характеризуется недостаточной помехоустойчивостью при перерывах в канале связи, превышающих длительность двух и более сигналов команд.Наиболее близким к изобретению является приемник сигналов команд согласования скоростей, содержащии последовательно соединенные опознаватель сигналов команд, ана-лизатор, элемент И, блок памяти и блок коррекции ошибок, а также декодер, причем инФормационные входы декодера и опознавателя сигналов команд объединены и являются инФормациопным входом приемника, синхронизирующие входы декодера и опознавателя сигналов команд объединены и являются синхропизирующим входом приемника, первый выход декодера соединен с вторым входом блока коррекции ошибок, третий вход которого соединен с выходом элемента И, второй вход которого соединен с вторым выходом декодера, причем выход блока коррекции- ошибок является выходом приемника 21 .недостаток данного приемника, сигналов комайд согласования скоростей - низкая помехоустойчивость приема сигналов команд согласования скоростей при наличии длительных перерывов в канале связи, при увеличении нестабильности частот сопрягаемых сигналов.Цель изобретения - повышение помехоустойчивости приема сигналов548 б 50 5 10 15 20 25 30 35 команд согласования скоростей придлительных перерывах в канале связи.Поставленная цель достигаетсятем, что в приемник сигналов командсогласования скоростей, содержащийпоследовательно соединенные опозна-.ватель сигналов. команд, анализатор,элемент И, блок памяти и блок коррекции ошибок, а также декодер, причем инФормационные входы декодераи опознавателя сигналов команд объединены и являются инФормаццоннымвходом приемника, синхронизирующиевходы декодера и опознавателя сигналов команд объединены и являютсясинхронизирующим входом приемника,первый выход декодера соединен свторым входом блока коррекции ошибок,третий вход которого соединен свыходом элемента И, второй вход которого соединен с вторым выходом декодера, причем выход блока коррекцийошибок является выходом приемника,введены последовательно соединенныесчетчик и блок сравнения, а такжерегистр, инФормационный вход которого соединен с вторым. выходом счетчика, установочный вход которого соединен с выходом блока сравнения ичетвертым входом блока коррекцииошибок, выхоц элемента И соединен свходом записи регистра, выход которого соединен с вторым входом блокасравнения, синхронизирующий вход счетчика соединен с синхронизирующимвходом декодера,На чертеже представлена структурная электрическая схема приемникасигналов команд согласования скоростей.Приемник сигналов команд согласования скоростей содержит опознаватель 1 сигналов команд согласования скоростей, декодер 2, анализатор 3, элемент И 4, блок 5 памяти,блок 6 коррекции ошибок, счетчик 7,регистр 8, блок 9 сравнения.Приемник сигналов команд согласования скоростей работает следующимобразом. Команды из канала связи поступают на инФормационные входы опознавателя 1 и декодера 2. Опознаватель 1 Формирует из сигналов команды "+" и н нпо .преобладанию. единиц или нулей на длине. команды. Далее команды поступают на анализатор 3, который выделяет сдвоенные команды одного знаЗаказ 1189/43 Тираж 659 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Эка (активные команды), которые при отсутствии сигнала ошибки от декодера 2 проходят через элемент И 4 и поступают на вход блока 5, где запоминается их знак, и через блок 6 поступают на выход приемника, При этом каждая активная команда согласования скоростей поступает также на вход записи регистра 8, в который производится запись числа, сфор О мированного счетчиком 7, равного количеству импульсов, поступивших на вход счетчика / со времени поступления предыдущей активной команды сосогласования скоростей. Затем числа, 15 записанные в счетчике 7 и регистре 8, сравниваются блоком 9. Сигнал с выхода блока 9 устанавливает в нулевое по ложение счетчик 7 и подается на вход блока 6. 20При перерыве в канале связи декодер 2 фиксирует ошибки в принимаемой команде и на его выходе формируется сигнал, ошибки, который поступает на элемент И 4 и запрещает 25 прохождение сигналов с выхода анали-, затора 3, одновременно разрешая про 86 4хождение через блок 6 сигналов с блока 9. Счетчик 7 продолжает работу и в момент совпадения состояний счетчика 7 и регистра 8 блок 9 формирует сигнал, который устанавливает в нулевое положение счетчик 7 и поступает на блок 6, который с учетом запомненного блоком 5 знака команлы (который, как известно, для каждого конкретного абонента является величиной постоянной) выдается на выход приемника, Такой режим работы продолжается до окончания перерыва в канале связи. При восстановлении канала связи блок 6 прекращает выдачу сигнала, поступающего от блока 9, и водобновляет выдачу сигнала, поступающего от анализатора 3; Предлагаемый приемник сигналов команд согласования скоростей позволяет существенно повысить помехоустойчивость приема команд согласования скоростей при наличии длительных перерывов в канале связи, независимо от стабильности частоты сопрягаемых сигналов.