Устройство для контроля и диагностики логических блоков

(19) 6 Г 11/26 ИЯ ИСАНИЕ ИЗОБРЕТ ЕЛЬСТВ ВТОРСНОМУ С и диагностики логических блоков технических средств автоматики и вычислительной техники. Целью изобретенияявляется расширение номенклатурыконтролируемых блоков за счет обеспечения проверки блоков, входные ивыходные уровни которых соответствуют разным типам логики или толькоЭСЛ-логике, или только ТТЛ-логике,а также блоков, имеющих как ТТЛ, таки ЭСЛ-уровни, Поставленная цель достигается тем, что в устройство дляконтроля; и диагностики логическихблоков введены регистр маски, коммутатор. 5 ил. асти ыть рол ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИАГНОСТИКИ ЛОГИЧЕСКИХ БЛОКОВ(57) Изобретение относится к овычислительной техники и можетиспользовано как устройство ко я 1 г оп13. ,13 ч Ч". П:.К 41 13022Изобретение относится к вычисли-тельной технике и может быть использовайо для контроля и диагностикилогических блоков,Цель изобретения - расширение 5номенклатуры контролируемых блоковза счет обеспечения проверки блоков,входные и выходные уровни которыхсоответствуют разным типам логики:или толькЬ ЭСЛ-логике, или только 10ТТЛ-логик, а также блоков, имеющих,как ТТЛ, так и ЭСЛ-уровни.На фиг.1 приведена блок-схемаустройства; на фиг,2 - схема блока"синхронизации; на Фиг,З - схема блока буферных регистров; на фиг,4функциональная схема для установкии опроса одного вывода диагностируемого блока; на фиг.5 - алгоритм работы устройства, 20Устройство для контроля и диагностики логических блоков содержит блок1 памяти, блок 2 синхронизации, блок3 запуска, блок 4 сравнения, блок 5буферных регистров, регистр 6 тестов,регистр 7 маски, регистр 8, результата, первый блок 9 усилителей, блок10 индикации, первый блок 11 преоб. разователей уровней, второй блок 12усилителей, второй блок 3 преобразователей уровней, двунаправленный коммутатор 14 и контролируемый блок 15,Блок 2 синхронизации (фиг,2)содержит генератор 16 импульсов,элемент И 17, первый триггер 1,8,счетчик 19, постоянную память 20,элемент ИЛИ 21, второй 22, третий 23триггеры,Блок 5 буферных регистров (фиг,З) 40выполнен в виде группы регистров5.1-5,8 сдвига и имеет разрядность,равную числу выводов объекта 15 контроля. Входы 24 предназначены дляуправления режимами работы регистров 455,1-5,8 Входы 25 предназначены дляприема данных регистров 5,1-5.8 впоследовательном коде, а входы 26для приема данных в параллельномкоде, Выходы 28 и 27 регистра 5 пред Оназначены для выдачи данных в последовательном и параллельном кодах,Устройство (фиг.4) содержит элемент 29 регистра 5, элемент 30 блока 11 (преобразование ТТЛ - ЭСЛ),элемент 31 блока 12, элемент 32 блока 13 (преобразование ЭСЛ - ТТЛ),триггер 33 регистра 6 тестов, элемент 34 с открытым коллекторным вы 84 2ходом блока 9, контакты 35 реле коммутатора 14, триггер Зб регистра 7 маски, элемент 37 с открытым коллекторным выходом, обмотку 38 реле коммутатора 14, триггер 39 регистра 8 результата, светодиод 40 блока 10 индикации.Блок 1 памяти предназначен для хранения тестовой информации, маски ТТЛ - ЭСЛ, истинной реакции на выходах объекта контроля.Блок 2 синхронизирует работу всех блоков устройства, т.е. управляет чтением информации из блока 1 памяти выбором режима блока 5, записью и сдвигом информации в блоке 5, записью информации в регистры 6, 7 и 8.Блок 3 предназначен для информа-. ции сигналов "Сброс" и "Пуск" для блока 2, а также формирования старших разрядов адреса блока 1 памяти.Блок 4 сравнения предназначен для сравнения кодов эталонов с сигналами на внешних контактах объекта 15 контроля.Блок 5 предназначен для приемаданных в последовательном коде отблока 1 памяти, приема данных в па-раллельном коде от контролируемогоблока Г 5 через блоки 11,12 и 13 икоммутатор 1.4 и выдачу данных в последовательном коде в блок 4 сравнения и в параллельном коде в регистры 6,7 и 8,Регистр 7 маски предназначен дляуправления коммутатором 14,Устройство работает следующим образом,Перед началом тестирования необходимо произвести начальную установку триггеров 18,22 и 23 и счетчика 19 блока 2, По нажатию кнопки "Сброс" блока 3 запуска сигнал логической "1" поступает на входы сброса триггеров 22 и 23 и на третий вход элемента ИЛИ 21 блока 2. С выхода элемента ИЛИ 21 сигнал логической "1" поступает на вход сброса триггера 18 и с его верхнего выхода - на вход сброса счетчика 19.При поступлении сигнала "Пуск" от блока 3 в блоке 2 триггер 18 устанавливается в единичное состояние, открывая элемент И ,7 для прохождения тактовых сигналов с выхода генератора 16 импульсов на счетный вход счетчика .19. Счетчик 19 вырабатывает в параллельном коде последова1302284 тельность адресов команд, расположенных в постоянной памяти 20, с выходов которого командная информация следует в блоки устройства по программе, алгоритм которой приведен5 на фиг,5.В начале исполнения программы производится считывание маски контактов ТТЛ - ЭСЛ из блока 1 памяти в блок 5 (фиг,1), В блоке 3 устанав О ливаются старшие разряды адресов блока 1 памяти, а перебор младших разрядов осуществляется блоком 2, Причем число разрядов регистров 5 8 равно числу (М) информационных вы водов контролируемого блока 15, Блок 5 подразделяется на несколько (Б) регистров, Число Ы равно разрядности шины данных блока 1 памяти.20На фиг.3 приведен пример выполнения блока 5 при И=8 и М=192, Каждый регистр 5 представляет собой сдвиговый регистр длиной в 24 разряда, Практически блок 5 может быть реализован на микросхемах К 155 ИР 1, Информация с выхода блока 1 памяти поступает на группу информационных входов 25 блока 5. Прием информации в регистры 5 осуществляется при наличии управляющих сигналов на группе входов 24, поступающих от блока 2, По управляющим сигналам блок 5 принимает один байт информации от блока 1 памяти и сдвигает имеющуюся в нем информацию на один разряд вправо.Для полного заполнения блока 5 требуется, таким образом, 24 последовательных управляющих сигнала. 40После заполнения блока 5 его содержимое по управляющему сигналу блока 2 одновременно переписывается в регистр 7 маски. Таким образом, маска контактов ТТЛ - ЭСЛ записыва 45 ется в регистр 7 маски и соответственно настраиваются все реле коммутатора 14. Далее в блок 5 аналогично из блока 1 памяти записывается первый тестовый набор и по управля 50 ющему сигналу блока 2 переписывается в регистр 6 тестов. В регистр 6 .записывается модифицированный тестовый набор, в котором разряды, соответствующие входам объекта контроля, такие же, в исходном тестовом наборе, а разряды, соответствующие выходам контролируемого блока 15, содержат единицу. 4На ТТЛ-входы блока 15 поступаютТТЛ-уровни сигналов с выхода регистра 6 тестов через блок 9 и коммутатор 14, На ЭСЛ-входы блока 15 поступают ЭСЛ-уровни сигналов с выхода регистра 6 тестов через блок 9, первыйблок 11 преобразователей уровней,блок 2 и коммутатор 14. На выходахблока 15 образуются при этом выходные сигналы. Входные и выходные сигналы блока 15 ТТЛ-уровней через блоки 11, 12 и 13 поступают на входы 16блока 5 в параллельном коде. Информация по управляющим сигналам блока 2записывается в блок 5 и переписывается в регистр 8 результата. Затемпроизводится побайтное считываниеэтой информации из .блока 1 памяти вблок 4 сравнения,По сигналу блока 2 результат сравнения передается из блока 4 сравнения в блок 2. В случае прихода отблока 4 сигнала несравнения в блоке2 триггер 23 устанавливается в единичное состояние, а через элемент 2триггер 18 устанавливается в нулевоесостояние и сбрасывает счетчик 19,останавливая работу устройства, С выхода триггера 23 блока 2 поступаетсигнал в блок 10 индикации, в котором загорается индикатор "Брак", ивысвечивается состояние регистра 8результата, В случае отсутствия несравнения устройство переходит кчтению следующего тестового набора.После проверки блока 15 по всемтестовым наборам сигналом с выходапереполнения счетчика 19 устанавливается в единичное состояние триггер22 и через элемент ИЛИ 21 триггер 18блока 2, С выхода триггера 22 поступает сигнал в блок 10 индикации,в котором загорается индикатор Конец проверкиПример функциональной схемы обеспечения установки и опроса одноговывода объекта 15 контроля приведенна фиг.4. Информация иэ блока 1 памяти (один бит информации) поступаетна вход АО элемента 29 и по управляющим сигналам 24 блока 2 записывается в этот элемент. При записи мас- .ки контактов ТТЛ - ЭСЛ одни бит этойинформации переписывается иэ элемента 29 в триггер 36 регистра 7маски по управляющему сигналу блока 2, поступающему на синхровходтриггера 36, В соответствии с состоянием триггера 36 регистра 7 маски5 1302284 6в коммутаторе 14 после прохождения относительно контакта контролируечерез элемент 31 срабатывает реле мого блока 15, а именно: ТТЛ-вход38 и перекидываются его контакты 35.1 контролируемого блока, ЭСЛ-вход,ТТЛ-выход контролируемого блока,При записи тестовой информации 5 ЭСЛ-выход, один бит этой информации переписывается из элемента 29 в триггер 33 регистра 6 тестов по управляющему сигналу блока 2, поступающему на синхро вход триггера 33На ТТЛ-вход конт О ролируемого блока один бит тестовых данных поступает с выхода триггера 33 регистра 6 тестов через элемент 34 блока 9, контакты 35 реле 38, которые в данном случае нахадятся в 15 нижнем положении коммутатора 14 - на вход блока 15, На ЭСЛ-вход блока 15 один бит тестовых данных поступает с выхода триггера 33 регистра 6 тестов через элемент 34 блока 9, 20 элементов 30 блока 11, элемент 31 блока 12, контакты 35 реле 38 (верхнее положение) коммутатора 14 на . вход блока 15. С ТТЛ-выхода блока 15 один бит данных поступает через контакты 35 реле 38 (нижнее положение) коммутатора 14, элемент 30 блока 11, элемент 31 блока 12, элемент 32 блока 15 на вход А 1 элемента 29 блока 5, с ЭСЛ-выхода контролиру емого блока 15 один бит данных поступает через контакты 35 реле 38 (верхнее положение) коммутатора 14, элемент 32 блока 13 на вход А 1 элемента 29 блока 5. 35 В случае, если контакт контролируемого блока 15 является выходным, в триггер 33 регистра 6 тестов заносится логическая единица, которая не мешает прохождению бита данных от блока Ф 5 к элементу 29 блока 5, Аналогично поступает,и входная информация блока 15 на входь 1 элемента 29 блока 5, По управляющим сигналам 24 блока 2 входная и выходная информация . блока 15, поступающая на вход А 1 элемента 29 блока 5, вписывается параллельным кодом в блок 5, С выхода элемента 29 блока 5 бит данных о состоянии контакта блока 15 переписывается в триггер 39 регистра,8 результата по управляющему сигналу, поступающему от блока 2 на синхровход триггера 39. Эта информация высвечивается на индикаторе 40 блока 10 индикации.Таким образом, рассмотрены четы ре случая прохождения информации Формула изобретения Устройство для контроля и диагностики логических блоков, содержащее блок синхронизации, блок памяти, блок сравнения, блок запуска, блок буферных регистров, регистр теста, регистр результата, два блока усилителей и два блока преобразователей уровней, причем выход блока памя, ти соединен с первым информационным входом блока сравнения и с первым информационным входом блока буферных регистров, первый выход которого соединен с первым информационным входом регистра тестов, выход которого через первый блок усилителей соединен с входом первого блока преобразователей уровней, выход которого через второй блок усилителей соединен с входом второго блока преобразователей уровней, первый, второй, третий, четвертый и пятый выходы блока синхронизации соединены соответственно с синхровходами регистра результата, блока буферных регистров, регистра тестов, блока сравнения и блока памяти, второй выход блока буферных регистров соединен с вторым информационньм входом блока сравнения и вторым информационным входом регистра тестов, о т л и ч а ю щ ее с я тем, что, с целью расширения номенклатуры контролируемых блоков, устройство содержит регистр маски и двунаправленный коммутатор, причем первый вход-выход двунаправленного коммутатора является входом-выходом устройства для подключения к контролируемому блоку, второй вход - выход двунаправленного коммутатора подключен к выходу второго блока усилителей и входу второго блока преобразователей уровней, выход которого соединен с вторым информационным входом блока буферных регистров, первый и второй выходы которого соединены с первыми и вторыми информационными входами регистра результата и регистра маски, синхровход и выход регистра маски соединены соответственно с шестым выходом блока синхронизации и управ7 1302 ляющим входом двунаправленного коммутатора, информационный вход которого соединен с первым выходом первого блока усилителей, выход блока сравнения соединен с входом сброса бло 284 8ка синхронизации, первый и второйвыходы блока запуска соединены соответственно с входом пуска блока синхронизации и адресным входом блока 5 памяти