Устройство для алгебраического суммирования частот двух импульсных последовательностей

СООЗ СО 8 ЕТСКИСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 01278 04 С Об Р 7/62 ГО ПО ИЗОБРЕ АВТОРСКОМУ 3/24-248486, Бюл. У 47 дственное объедин адский тепловозос д им. ОктябрьскойАРСТ 8 ЕННЫЙ КОМИТЕТ СССР М ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ков, Ю.И, Гусевскийй, И,С. Таловеровиченко088,8)) Авторское свидетельство С Р 58150, кл. С 06 Р 7/50, 1978.Авторское свидетельство СССР Р 575650, кл, С 06 Г 7/62, 1975. (54) УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СУММИРОВАНИЯ ЧАСТОТ ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ(57) Изобретение относится к автоматике и вычислительной технике, в частности к способам и устройствам алгебраического суммирования частот частотно-импульсных сигналов, и предназначено для преимущественного применения в системах регулирования тягового асинхронного электропривода, содержащего статические преобразова-. тели частоты для формирования частот-. но-импульсного сигнала управления преобразователем. Целью изобретения является увеличение надежности суммирования. Выходную импульсную последовательность формируют путем одновременного первого деления опорной частоты на цифровые коды периодов входных частот и второго деления на цифровые коды суммы периодов и модуля пересчета с последующим кодированием и делением опорной частоты на полученный код, причем при равенстве нулю одной из входных частот первое деление производят на цифровой код во второй степени периода не равной нулю частоты, а код суммы периодов, приравнивают к коду периода не равной нулю частоты. Вводятся новые операции: одновременное первое деление опорной частоты на цифровые коды периодов и второе деление опорной частоты на цифровые коды суммы периодов и модуля пересчета; кодирование периода импульсной последовательности от первого деления импульсами, от второго деления и деление опорной частоты на этот код.2 ил.Г - тп(Г +Р), выл1 г где Рвью выходная частота алгебраического суммирующего устройства;частота вращения ротора 35асинхронного двигателя,заданное значение частотыскольжения;модуль пересчета, дискретнопринимающий значения тп, 40в соответствии с -й зонойуправления частотой коммута.ции главных и коммутирутощихвентилей за период выходнойчастоты статического преобразователя частоты. тП 2 9ф Сутптируемые частоты Р и Гг двух импульсных последовательностей преобразуют в цифровые коды периодов Г.,Иг Р Го где Б М- цифровые коды периодовТ, и Т частот Г, и Рг; " частота первого опорного генератора;код алгебраической суммы и цифровойпериодов Изобретение относится к областиавтоматики и вычислительной техники,в частности к устройствам алгебраического суммирования частот частотно-,импульсных сигналов, и предназначенодля преимущественного использованияв системах регулирования тяговогоасинхронного электропривопа, содержащего статические преобразователичастоты, 10Цель изобретения - увеличение надежности процесса суммирования,Особенностью тягового асинхронного злектропривода, содержащего статические преобразователи частоты, является многозонное амплитудно-частотное регулирование тягово-энергетических характеристик асинхронных двигателей, что приводит к необходимостирационального многозонного управления частотой коммутации главных икоммутирующих вентилей за периодвыходной частоты статического преобразователя частоты, что накладываетособые требования на протяжениивсего срока службы алгебраическогосуммированного устройства на точностьреализации выходной Функции в каждойзоне многозонного регулирования:+ Б2 Г, 1 Г Го 1 Г Р, Далее одновременно Формируют двеимпульсные последовательности; в процессе первой цепи последовательныхделений второй опорной частоты Рона цифровые коды периодов первой иВторой Входных частот (частота Р Вобщем случае больще Ро,) Гог ГсЪРтн Г г Ро 1 Го 1 и в процессе второй цепи последовательных делений второй опорной частоты на цифровые коды алгебраическойсуммы периодов и модуля пересчета Гог Г 1 РгАг Ро(Р, + Рг)Глг 1РгГо 1 Г + Гг) тп 1 РАг Аг РЬ 2 Ро, й.:Л А 1 ТгР, тп, (Р,+Г) Далее первую опорную частоту делят на полученный код и получают выходную импульсную последовательность с частотой следования импуль- сов 01 (г вых-1 - гПри равенстве нулю одной из входных частот (например Р, =О) первое деление производят на цифровой код во второй степени периода на равной нулю входной частоты, например на (И )г: Рог РР 2 Далее кодируют периоды Т, импульсной последовательности Гд полученной от первой цепи последовательных делений, импульсами импульсной последовательности Р (период Тд ), полученной от второй цепи последовательных делений, 1278844а цифровой код алгебраической сумыпериодов приравнивают цифровому кодупериода на равной нулю входной частоты (для данного примера И = И ),тогда при втором делении сформируются импульсные последовательности Рог Ро ГгРоРог.Р т,о ГогИш1 1 Р дгР Дг а выражения И и Гдля данногоарыкпримера примут вид Гдг Ра 1, Ро15И-= -- =шРк Г т Р ф ык 11гД кНа фиг. 1 представлена функциональная схема устройства, реализующего предлагаемый способ; на фиг. 2принципиальная схема блока выделенияпериодов.Устройство (фиг. 1),состоит изблоков 1 и 2 выделения периодоввходных частот Р и Рг, счетчика 3 25импульсов,. блока 4 формирования кодасуммы, выполненного в виде комбинационного сумматора, управляемых делителей 5-9 частоты, десяти групп элементов И 10-19, четырех групп элементов ИЛИ 20-23, двух элементов И 24 и 25, двух элементов ИЛИ 26 и27, блока 28 формирования кода модуля пересчета, двух генераторов 29 и 30 опорной частоты, входы 31 и 32 устройства, входы 33 и 34 управления режимом суммирования, выход 35 устройства,Каждый из блоков выделения периодов содержит (фиг, 2) 1 К-триггер 36,элемент 37 задержки, элементы И 38и 39, 2 ИИЛИ 40, ИЛИ 41 и 42, счет -чик 43 импульсов, группу элементов И44, регистр 45, элемент НЕ 46, прямые и инверсные выходы кодаи Гт 45три выхода управления соответствен- .но К, Д, П и три входа соответственно А, С и В,Работа блока выделения периодовоснована на кодировании периодоввходной импульсной последовательности, поступающей на вход А, импульсами опорной частоты, поступающими навход С, В исходном состоянии на прямом выходе 1 К-триггера 36 присутствует логический "0", на инверсном -логическая "1", Первый импульс входной импульсной последовательности,пришедший по входу А, червя элемент 2 ИИЛИ 40 проходит на выход Д, через элемент ИЛИ 41 устачавливает регистр 45 в ноль и через время, определяемое элементом 37 задержки, изменяют состояние 1 К-триггера 36, инвертора 46 и поступает на выход П через ИЛИ 42, на вход управления логической группой И 44 переноса и вход обнуления счетчика 43, причем передним фронтом этого импульса производится запись числа, находящегося в счетчике 43, в регистр 45, а задним фронтом счетчик 43 устанавливается в ноль. В момент записи числа в регистр 45 элемент И 38 заперт выходным сигналом инвертора 46.После того, как счетчик 43 установился в ноль, на его счетный вход через открытый элемент И 38 по входу С поступают импульсы опорной частоты. Второй импульс, пришедший по входу А, через элемент ИЛИ 41 устанавливает регистр 45 в ноль и через время, определяемое элементом 37 задержки, изменяет состояние инвертора 46 (выходной сигнал которого запирает элемент И 38), поступает на вход 1 К-триггера 36 (при этом состояние 1 К-триггера не изменяется), на вход управления группой И 44, вход обнуления счетчика 43, на выход П и через открытый элемент И 39 на выход К. При этом из счетчика 43 в регистр 45 запишется число И =Ггде Г - частота следования импульсовпо входу А.После установки в ноль счетчика 43 процесс повторится. Если период Т следования импульсов по входу А будет таким, что счетчик 43 заполнится полностью (входная частота близка к нулю), импульс переполнения счетчика 43 поступает на вход К 1 К-триггера 36 (при этом 1 К-триггер возвратится в исходное состояние) и через элемент ИЛИ 41 установит регистр 45 в ноль, а через элемент ИЛИ 42 поступит на выход П, В исходном состоянии через элемент 2 ИИЛИ 40 на выход Д проходят импульсы, поступающие на вход В, и первый импульс, поступдющий на вход А.Устройство для алгебраического, суммирования частот двух импульсных последовательностей работает следующим образом.Когда входная частота Г отлична от нуля, аналогичным образом код Е 1 записывается в управляемом делителе 9.Логическая 1", сформированная нь третьем управляющем выходе П блокаили 2, поступает на соответствующиевходы ИЛИ 26 и в режиме сложения частот через И 24 поступает на управляю-щие входы групп элементов И 15 и 18 и через ИЛИ 27 - на управляющий вход группы элементов И 12. При этом на первый вход блока 4 Формирования ко" да суммы поступает через группу элементов И 12 код М, а на второй вход - через группы элементов И 15 и ИЛИ 22 поступает код 1. Код суммы периодов Б через группы элементов И 18 и ИЛИ 23 поступает на входы управления и записывается в управля,емом делителе . В режиме вычитания 1 частот логическая "1", сформирован 55 На входы 31 и 32 (фиг. 1), соединенные соответственно с первыми входами А блоков 1 и 2, соответственно поступают входные импульсные пос- ледовательности с частотами Р и Г , 5 а на входы 33 и 34 поступают сигнаюфлы Ц(0) управления режимом суммирования: соответственно логические "1" и "0" при сложении и логические "0" и " 1" при вычитании входных частот. Иа вторые входы С блоков 1 и 2 поступает опорная частота Г , Блокио 1 и 2 входные частоты Ри Р преобразовывают в цифровые коды периодов, соответственно 11, и И , При15 каждом Формировании И(И ) блок 1(2) кратковременно (на время длительности входного импульса) формирует логические "1" на первом К и третьем П управляющих выходах, если входная частота Р (Р ) отлична от нуля, или на втором Д и третьем П управляащих выходах, если входная частота Р(Р ) близка к нулю, или на третьем П уп 25 равляощем выходе, если входная частота Р(Р, ) равна нулю.Когда входная частота Р отличнаот нуля, логическая "1", сформированная на первом управляющем выходе К блока 1, поступает на вход управления группы логических элементов И 11переноса и код Б через группы логических элементов И 11 и ИЛИ 20 переноса поступает на входы управления и записывается в управляемом делите ле 8,ная на третьем управляющем выходе П блока 1 или 2, через ИЛИ 26 и И 25 поступает на управляющие входы групп элементов И 17 и 19 через ИЛИ 27 на управляющий вход группы элементов И 12. При этом на первый вход блока 4 поступает через группу элеМентов И 12 код И а на второй .вход через группы элементов И 17 и ИЛИ 22 с инверсных выходов блока 2 поступает код М . Код разности пери 2одов И через группы элементов И 19 и ИЛИ 23 с инверсных выходов блока 4 поступает на входы управления и записывается в управляемом делителе 7.Далее одновременно формируются две импульсные последовательности: ГА, формируется в процессе первой цепи последовательных делений опорной частоты Р на код Б, в управляемом делителе 8 и деления полученной импульсной последовательности Р наД код И в управляемом делителе 9, а Р формируется в процессе второй цепи последовательных делений опорной частоты Р на код М в управляемом делителе 7 и деления полученной импульсной последовательности1Р на код ш 1 в управляемом делителе 6, Число импульсов Иимпульсной последовательности Р, поступивших на счетный вход счетчика 3 за время периода Т, импульсной последовательности Р, поступает на входы упАравления и записывается в управляемом делителе 5, который Формирует выходную импульсную последовательность посредством деления опорной частоты Рр, на код Б .При равенстве нулю одной из входнык частот (например Р, =О) логическая " 1" сформированная на втором выходе Д блока 1, поступает на вход управления группы элементов И 14 иблока 2 через группь эле ментов И 14 и ИЛИ 20 поступает на входы управления и записывается в управляемом делителе 8, при этом первая цепь последовательных делений осуществляет деление опорной частоты Рр на код Б в управляемом делителе 8 и деление полученной импульсной последовательности Рр на код Б в управляемом делителе 9, а логическая "1", сформированная на третьем управляющем выходе П блока 1, поступает на вход ИЛИ 26 управления, при1278844 этом на первый вход блока 4 поступает код 1:, =О, а на второй вход - код Г 1 Код суммы периодов, равный при этом Б = К , поступает на входы управленйя и записывается в управляемом де лителе 7, Кроме того, логическая "1", сформированная на выходе К блока 2, поступает на третий вход В блока 1 и1при Р =О проходит на второй управляющий выход Д блока 1. При этом так же код М с блока 2 поступает на входы управления делителей 8 и 9, а логическая "1", сформированная на третьем управляющем выходе П блока 2, поступает на вход ИЛИ 26 управления, аналогичным образом на первый вход блока 4 поступает код М = О, а на второй вход - Б . Код суммы периодов И = И поступает на входы упгравления и записывается в управляе мом делителе 7, Далее одновременно формируются две импульсные последовательности Р, и Рг, а затем и выходная импульсная последовательность аналогично описанному.При Р = О аналогичным образом код2М поступает на входы управления и записывается в управляемых делителях 8 и 9, а код суммы периодов Б = Б, поступает на входы управления и записывается в управляемом делителе 7.Если Р = О, а через некоторое время и Г =О, то последний импульс импульсной последовательности Рг, поступивший на вход А блока 2, обеспе чивает формирование на его управляющих выходах К и П логической "1", при этом код М поступает на входы управления и записывается в управляемые делители 8 и 9, а код суммы пе риодов М = И поступает на входы упгравления и записывается в управляемом делителе 7. Поскольку по входу А блока 2 импульсы входной импульсной последовательности не поступают, 45 то на выходе управления П блок 2 дополнительно сформирует логическую "1", при этом выходной регистр блока 2 установится в ноль Б =О, Логическая "1", сформированная на управ ляющем выходе П блока 2, поступает на вход ИЛИ 26 управления, при этом на первый вход блока 4 поступает код И=О, а на второй вход - М =О, Код суммы периодов И = О поступает 55 на входы управления и записывается в управляемом делителе 7. При этом=О, а следовательно и Р = О, код Б =О поступает на входы управления и записывается в управляемом делителе 5, при этом частота выходной им-, пульсной последовательности равна нулю Р = О.ьыхФормула изобретенияУстройство для алгебраическогосуммирования частот двух импульсныхпоследовательностей, содержащее двагенератора опорной частоты, счетчикимпульсов, блок формирования кодасуммы, два блока выделения периодов,два управляемых делителя частоты,причем первые информационные входы блоков выделения периодов являются соответственно первым и вторым входами устройства, вторые информационные входы блока выделения периодов соединены с выходом первого генератора опорной частоты, выход первого управляемого делителя частоты соединен со счетным входом второго управляемого делителя частоты, о т л ич а ю щ е е с я тем, что, с целью увеличения надежности процесса суммирования,в него введены блок формирования кода модуля пересчета, три управляемых делителя частоты, десять групп элементов И, четыре группы элементов ИЛИ, два элемента И и два элемента ИЛИ, причем каждый блок выделения периода содержит 1 К-триггер, элемент задержки, элемент НЕ, два элемента И, счетчик импульсов, регистр, элемент 2 ИИЛИ, два элемента ИЛИ, при этом выход первого генератора опорной частоты соединен со счетным входом третьего управляемогоделителя частоты, управляющие входы которого соединены с выходами первой группы элементов И, первые входы которых соединены с выходом второго управляемого делителя частоты и входом обнуления счетчика импульсов, счетный вход которого соединен с выходом четвертого управляемого делителя частоты, выходы счетчика импульсов сое динены с вторыми входами первой группы элементов И, выходы блока формирования кода модуля пересчета соединены с входами управления четвертого управляемого делителя частоты, счетный вход которого соединен с выходом пятого управляемого делителя частоты, счетный вход которого соединен с выходом второго генератора опорнои частоты и счетным входом первого управляемого делителя частоты, входыуправления которого соединены с выходами первой группы элементов ИЛИ, выход элемента 2 ИИЛИ первого блока вьделения периода соединен с первыми входами элементов И второй группы, вторые входы которых соединены с прямыми выходами регистра второго . блока вьделения периода, с первыми. входами элементов И третьей и четвертой групп, прямые выходы регистра первого блока вьделения периода соединены с первыми вхацами элементов И пятой, шестой и седьмой групп, выход первого элемента И первого блока выделения периода соединен с вторыми , входаии элементов И пятой группы и первым входом первой группы элеменга 2 ИИЛИ второго блока выделения перйода, выход первого элемента И которого соединен с вторыми входами элементов И четнертой группы и первым вхоцом первой группы элемента 2 ИИЛИ первого блока выделения периода, инверсные вьгходы регистра второго блока вьделения периода соединены с первыми входами элементов И восьмой группы, вторые входы элементов И седьмой группы соединены с выходом элемента 2 ИИЛИ второго блока вьщеления периода, выходы элементов ИЛИ первого и второго блоков вьделения периода соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первыми входами первого и второго элементов И вторые входы которых соединены соответственно с первым и вторым входами управления режимом суммирования, выход первого элемента И соединен с первым входом второго элемента ИЗПЛ, вторыми входами элементон И. третьей группы и первыми входами элементов И девятой группы, вторые входы которых соединены с прямыми выходами блока Формирования кода суммы, инФормационные входы первой группы которого соединены с выходами элементов И шестой группы, вторые входы которых соединены с выходом второго элемента ИЛИ, второй вход которого соеДинен с выходом второго элемента И, с вторыми входами элементов И восьмой группы и первыми входами элементов И десятой группы, вторые вхоцыкоторых соединены с инверсными вы -ходами блока Формирования кадасуммы, информационные входы второйгруппы которого соединены с выходами элементов ИЛИ второй группы,нходы которых соединены с выходамиэлементов И третьей и восьмой групп,выходы элементов И пятой группы соединены с входами элементов ИЛИ первой группы, выходы элементов И четвертой и седьмой групп и девятой идесятой групп соединены соответственно с входами элементов ИЛИ третьей"и четвертой групп, выходы которыхсоединены соответственно с входамиуправления нторого и пятого управляемых делителей частоты, выход третье" 20 го управляемого делителя частоты является выходом устройства., при этомвыход элемента задержки блока выделения периода соединен с 1-входом1 К-триггера, входом элемента НЕ, входои установки нуля счетчика, первьпщвходами элементов И группы и первыминхоцами первых элементов И и ИЛИ,первые входы элемента зацержки второго элемента И являются соответственно перным и вторым информационными входами блакон вьщеления периодов,выход переполнения счетчика соединен с К-входом 1 К-триггера и первыми вторым входами соотнетстненно вто рого и первого элементов ИЛИ, прямой выхоц .К-триггера соединен свторыми входами первого и второгоэлементов И, третий вход второго элемента И соединен с выходом элемента о НЕ, выход:второго элемента И соединен со счетным входам счетчика импульсон, выходы которого соединеныс вторыми входами элементон И группы, выходы которых соединены с входа ми регистра, вход установки нуля которого соединен с ныходом второгоэлемента ИЛИ, нторой вход которогосоединен с первым входом второй группы элемента 2 ИИПИ и входом элемен О та задержки, инверсный выход 1 К-триггера соединен с вторыж входами первой и второй групп элемента 2 ИИЛИ, 1278844/47 ВНИИПИ по д 113035, Тираж Государств ам иэобрет осква, Ж71нного комитетний и открытиРаушская на