Мажоритарно-резервированное устройство

Союз Соаетскнх Соцнапнстнческнх РеснублнкОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ(5)М. Кл,6 06 Р 11/00 Н 05 К 10/00 с присоединением заявки Йо(23) Приоритет Государственный комитет СССР по делам изобретений и открытий(54) МАЖОРИТАРНО в РЕЗЕРВИРОВАНН УСТРОЙСТВО Изобретение относится к автоматике и вычислительной технике и может найти применение в цифровых устройствах различного назначения, например в цифровых системах автоматического управления и контроля, в электроиных цифровых вычислительных машинах,при повышенных требованиях к их надежности. 10Известно мажоритарно-резервированное устройство, содержащее в каждом канале резервируемое устройство, запоминающий элемент И, выход которого через элементы ИЛИ подключен к 15 входам считывания двух других запоминающих элементов 1 .Недостаток устройства заключается в том, что оно работоспособно только при использовании шин синхронизации, .20 общих для всего резервированного устройства. В связи с этим один отказ в цепи синхроимпульсов приводит к прекращению функционирования всего резервированного устройства. 25Кроме того,. устройство недостаточно надежно вследствие того,что сигнал с выхода запоминающего элемен та одного из каналов поступает через элементы ИЛИ на выходы устройства,а 30 следовательно, и на вход сброса счетчиков всех каналов. В связи с этимнеисправность запоминающего элементав одном из каналов заключается, например, в формировании ложного выходного сигнала, что приводит к нарушениюработоспособности всего резервированного устройства. Наиболее близким по технической сущности к предлагаемому является мажоритарно-резервированное устройство, содержащее в каждом канале резервируемый блок с двумя выходами, первый элемент ИЛИ, выход которого соединен с первыми входами первого, второго и третьего элементов И и с нулевым входом первого элемента памяти, выход первого элемента И соеди. нен с соответствующим входом второго элемента ИЛИ в данном канале, выходы второго и третьего элементов И соеди. нены с соответствующими двумя входами первого и второго элементов ИЛИ в других каналах, а выход второго элемента ИЛИ соединен с установочным входом езервируемого блока в данном канале 21.Известное устройство также недостаточно надежно вследствие того,чтотеряет работоспособность при одноМотказе в цепи синхронизации, посколькушины синхронизации являются общимидля всего мажоритарно-резервированного устройства, Кроме того, в известном устройстве недостаточно надежноформируются выходные сигналы,Этообусловлено тем, что при отказе одноГо элемента И возможно отсутствиесигнала на одном из соответствующихВыходов устройства,Цель изобретения - повышение на"дежности устройства.Указанная цель достигается тем,что мажоритарно-резервированноеустройство содержит в каждом каналевторой и третий элементы памяти,четвертый, пятый и шестой элементы И,третий и четвертый элементы ИЛИ,интегрирующий элемент и две шины син,хронизации, первая из которых соединена с первым входом синхронизациирезервируемого блока и через четвертый элемент И - с третьим входомпервого элемента ИЛИ, вторая шинасинхронизации соединена с вторымвходом синхронизации резервируемогоблока и через пятый элемент И - снулевым входом второго элемента памяти, единичный выход которого соеди.нен с вторым входом четвертого элемента И, первый выход резервируемогоблока в каждом канале соединен сединичным входом первого элементапамяти через третий элемент ИЛИ, второй вход которого соединен с выходомчетвертого элемента ИЛИ и с единичным входом третьего элемента памяти,а единичный выход первого элементапамяти соединен через интегрирующийэлемент с первым входом первого,второго и третьего элементов И,второй выход резервируемого блока вкаждом канале соединен с первым входом шестого элемента И в данном канале и с соответствующими входами четвертых элементов ИЛИ в другихканалах, второй вход шестого элемента И соединен с единичным выходомтретьего элемента памяти, выход шестого элемента И - с единичным входом,второго элемента памяти, а выход второго элемента ИЛИ соединен с нулевым входом третьего элемента памяти, нулевой выход которого соединен с вторым входом пятого элемента И.На чертеже приведена функциональная блок-схема мажоритарно-резервированного устройства.Устройство содержит в каждом из трех каналов резервируемые блоки 1, например счетные устройства, первый, второй и третий элементы 2-4 памяти, первый, второй, третий и четвертый элемента 5-8 ИЛИ, первый, второй, третий, четвертый, пятый и шестой элементы 9-14 И, интегрирующий элемент 15, первый и второй выходы 1 б к 17 резервируемых блоков 1,пер вую и вторую шины 18, 19 синхронизации, входы 20 и выходы 21 устройства,Устройство работает следующим образом.В исходном состоянии элементы 2-4 и блоки 1 устанавливаются в состояние "0" сигналом установки, цепь которого не показана на чертеже. Входные импульсы поступают на входы 20 блоков 1, а синхроимпульсы, сдвинутые по времени друг относительно друга, - соответственно на шины 18,19 синхронизации и, далее, на первый и второй входы синхронизации резервируемых блоков 1 и на первые входы элементов 12, 13 И. Выходной сигнал, формируемый блоком 1 на выходе 16 в каждом канале, синхронизирован синхроимпульсами, поступающими на 5 1 О 15,шину 18 синхронизации импульсов,а выходной сигнал на выходе 2017 блока 1 - синхроимпульсами,поступающими на шину 19 синхронизации.При наличии отказов или сбоев,в блоках 1 их выходные сигналы формируются в различные периоды времени 25 или не формируются вообще, Импульс свыхода 16 блока 1 одного из каналов,который срабатывает первым, проходитчерез элемент 7 ИЛИ и устанавливаетв состояние "1" элемент 2, который 30 так же, как и элемент 3,4, можетбыть выполнен на импульсно-потенциальных элементах или на потенциальных элементах, например, в базисе И-ИЛИ-И, При установке элеменЗ 5 та 2 в состояние "1" с его единичного выхода через элемент 15 поступает разрешающий сигнал на вторыевходы элементов 9-11 И, Следующийимпульс с выхода 17 блока 1, синхронизированный синхроимпульсом, поступающим на шину 19, в свою очередь,проходит через элементы 8 ИЛИ в двухдругих каналах и устанавливает всостояние "1" элементы 2 и 4. Крометого, импульс с выхода 17 блока 1 45 поступает на первый вход элемента 14И. Так как элемент 4 в рассматриваемом канале находится в состоянии"О", то поступивший на первый вход. элемента 14 И импульс не проходит 50 на единичный вход элемента 3 памяти.При появлении импульса на выходе16 блока 1 в другом канале, напримерво втором, подтверждается состояние"1" элемента 2 памяти в этом канале,Следующий импульс с выхода 17 блока1 в этом канале проходит через элемент 14 И,поскольку он подготовленсигналом с единичного выхода элемента 4 памяти, который установленв состояние "1" импульсом из ранее Ю сработавшего, например, первого канала. Элемент 3 памяти при этомустанавливается в состояние "1"и подготавливает элемент 12 И. Очередной синхроимпульс с шины 18 про ходит через элемент 12 И и эле 742940мент 5 ИЛИ на нулевой вход элемента 2 памяти и устанавливает его в состояние "0". Одновременно импульс с выхода элемента 5 ИЛИ поступает на первые вхоцы элементов 9-11 И и далее - на их выходы, поскольку сигнал на их вторых входах,формируемый на выходе элемента 15, остается разрешающим. Элемент 15 может быть выполнен, например, в виде ЙС-цепочки и предназначен для задержки спадаразрешающего сигнала на вторых входах элементов 9-11 И при установке элемента 2 памяти в состояние "0", Импульсы с выходов элементов 9 - 11 Ипоступают через элементы б ИЛИ на выходы 21 устройства. Одновременно импульс с выхода элемента 10 И поступает в первый канал,а с элемента 11 И - в третий канал на соответствующие входы элементов 5 ИЛИ и устанавлинает элементы 2 памяти в этих каналах н состояние "0", что приводитк формированию импульсов на выходахэлементов 9-11 И н этих каналах. Сигналы с выходом элементов б ИЛИ н каждом канале осуществляют установку блоков 1 и элементов 4 памяти в состояние "0" и тем самым подготавливают устройство к следующему циклу работы, Элемент 3 памяти при этом устанавливается н состояние "0" сигналом с выхода элемента 13 И,поскольку последний подготавливается сигналом с нулевого выхода элемента 4 памяти. Аналогичным образом происходитфункционирование устройства и придругих вариантах появления сигналовна выходах резервируемых блоков 1.В результате формирование сигналана выходах 21 устройства происходитот среднего по временному положениюсигнала одновременно на всех выходах21 устройства.Если при неисправности какого-либоэлемента 9-11 И н одном из каналов, например элемента 10 И в рассматриваемом.втором канале, сигнал на его выходе, а следовательно, на соответствующем входе элемента б ИЛИ и на нулевом входе элемента 2 памяти в первом канале отсутствует, это не сказывается на работоспособности уст. ройства, поскольку установка элемента 2 памяти первого канала в состояние "0" осуществляется сигналом с выхода элемента 11 И третьего канала. При этом на других входах элемента б ИЛИ в первом канале появляются сигналы с выхода элемента 9 ИЛИ первого канала и с выхода элемента 11 И третьего канала. Аналогичная ситуация складывается и при других вариантах появления сигналов на выходах блоков 1 и сочетаниях неисправных элементов 9-11 И. Работоспособность устройства сохраняется также и при полном отказе одного иэ каналон. В этом случае сигналы на всехвыходах 21 устройства продолжаютформиронаться двумя оставшимися работоспособными каналами. Если оказывается, что формирование сигнала навыходах 21 устройства по двум ранеесработавшим каналам осуществляетсяв тот момент, когда в оставшемсятретьем канале формируется сигнална выходе 1 б резервируемого блока 1,то резервируемый блок 1 в этом канале устанавливается в состояние "0"сигналом с выхода 21 устройства, аэлемент 2 памяти в этом канале устанавлинается н состояние "0" сигналом, поступающим на один из выходов5 ИЛИ этого канала с выхода элемента 11 И первого и второго каналов.В связи с этим длительность сигналана выходе элементов 9-11 И должнапревьваать время установки в состоя ние "0" резервируемого блока 1,чтообеспечивается выбором времени задержки интегрирующего элемента 15.Таким образом, введение дополнительных элементов 3 и 4 памяти, эле ментов 7,8 ИЛИ элементов 12-14 И,интегрирующего элемента 15 и шин18,19 синхронизации в каждом канале,во-первых, позволяет обеспечитьодновременное формирование сигналов 30 на входах всех трех каналов устройств при независимой асинхронной)работе каналов от несинхронных источников синхроимпульсов. В связис этим отказ или сбой источника З 5 синхроимпульсов, соединенного с шинами 18 и 19 в каком-либо каналеприводит к отказу только этого каналаи не влияет на работоспособность остальных каналов устройства. Тем са 40 мым повышается надежность устройства. Во-вторых, как показывает схемотехнический анализ, надежность устройства повышается и за счет того,что при отказе любого из элементов 45 9-11 И в одном из каналов на всехтрех выходах 21 устройства продолжают правильно формироваться сигналыза счет соответствующих элементов9-11 И двух других каналов. Тем самым, при одной неисправности в данном устройстве обеспечивается надежное включение последующих устройств, подключаемых к выходам 21.Технико-экономический эффект отиспользования изобретения определя ется, во-первых, существенным снижением требований к надежности, аследовательно, и снижением стоимостизадающего генератора, используемогодля формирования синхроимпульсов, 60 поступающих на шины синхронизации,поскольку в каждый канал предлагаемого устройства сиихроимпульсы поступают от автономного нерезервированного задающего генератора. Во вторых, эа счет исключения влиянияотказов элементов И в каждом каналена работоспособность устройстваустраняются те потери, которые могутбыть в той системе, где используетсяустройство.5Формула изобретения Мажоритарно-резервированное устройство, содержащее в каждом канале резервируемый блок с двумя выходами, первый элемент ИЛИ, выход которого соединен с первыми входами первого, второго и третьего элементов И и с нулевым входом первого элемента памяти, выход первого элемента И соединен с соответствующим входом второго элемента ИЛИ в данном канале, выходы второго и третьего элементов и саединены с соответствующими двумя входами первого и второго элемен т 0 в ИЛИ в других каналах, а выход вТорого элемента ИЛИ соединен с установочным входом резервируемого блока в данном канале, о т л и ч а ющ е е с я тем, что, с целью повыше ния надежности устройства, оно содержит в каждом канале второй и третий элементы памяти, четвертый,пятый и шестой элементы И, третий и чЕтвертый элементы ИЛИ, интегрирую щий элемент и две шины синхронизации, первая иэ которых соединена с первым входом синхронизации резервируемого блока и через четвертый элемент И - с третьим входом первого элемента ИЛИ, вторая шина синхронизации соединена с вторым входомсинхронизации резервируемого блокаи через пятый элемент И - с нулевымвходом второго элемента памяти,единичный выход которого соединен свторым входом четвертого элемента И,первый выход резервируемого блокав каждом канале соединен с единичным входом первого элемента памятичерез третий элемент ИЛИ,второй входкоторого соединен с выходом четвертого элемента ИЛИ и с единичным входом третьего элемента памяти, а единичный выход первого элемента памятисоединен через интегрирующий элементс первым входом первого, второго итретьего элементов И, второй выходрезервируемого блока в каждом каналесоединен с первым входом шестогоэлемента И в данном канале и с соответствующими входами четвертых элементов ИЛИ в других каналах, второйвход шестого элемента И соединен сединичным выходом третьего элементапамяти, выход шестого элемента И - сединичным входом второго элементапамяти, а выход второго элемента ИЛИсоединен с нулевым входом третьегоэлемента памяти, нулевой выход которого соединен с вторым входом пятогоэлемента И,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 271396, кл. Н 05 К 10/00, 1969,2. Авторское свидетельство СССРР 434641, кл. Н 05 К 10/00, 1972742940 имо тор Е. Па Заказ 3619/1 ТираЦНИИПИ Госудпо делам3035, Москва, Ж филиал ПП Патен Редактор А. Маковск Составитель В. М Техред И.Асталош ж 751 Подписное арственного комитета СССР изобретений и открытий -35, Раушская наб., д. 4/5 г. Ужгород, ул. Проектная,