Устройство для формирования адреса

Севз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ щ 742939(22) Заявлено 230178 (21) 2572945/18 - 24с присоединением заявки Йо(5)М. Кл,006 Г 9/20 Государственный комитет СССР но делам нзобретеннд н открытнй(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСА Изобретение относится к вычислительной технике и может быть использовано для ввода телеметрической информации в ЭВМ.Известны устройства для формирования адреса информационного канала, содержащие память, регистры и коммутаторы, выполняющие функции выбора канала и формирования его адреса 1).10 Недостатком этих устройств является низкое быстродействие.Наиболее близким к предлагаемому по технической сущности является устройство для селекции информацион ных каналов и сопряжения канала с ЭВМ, содержащее блок оперативной памяти, выход которого соединен со входом регистра числа, счетчик канальных импульсов, соединенный с 20 канальным и маркерным входами устройства, и декодирующую матрицу, в котором в качестве декодирующей матрицы использовано ОЗУ, первый выход которого через регистр фазы подключен к элементу сравнения, а второй является выходом устройства, причем маркерный вход устройства до- полнительно соединен с установочными входами регистра фазы и счетчика 30 адреса выбираемого канала, выход которого соединен с адресным входом ОЗУ, к второму входу элемента сравнения подключен выход счетчика канальных импульсов, а выход элента сравнения соединен с управляющим входом ОЗУ и счетным входом счетчика адреса выбираемого канала 21.Недостаток этого устройства заключается в низком быстродействии и большом объеме памяти при обслу:.ивании информационных каналов адресной структуры.Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в устройство, содержащее блок памяти, соединенный управляющим входом с управляющим входом устройства, а информационным выходом со входом регистра числа, введены регистр адреса, два дешифратора, сумматор, две группы элементов И и коммутатор, причем информационный и управляющий входы регистра числа подключены соответственно к адресному и управляющему входам устройства, выходы группы старших разрядов - к ацресному входу блока памяти, а выходы группы младших разрядов - к соответствующимЙходам первой группы коммутатора и соответствующим входам первого дешифратора, выходы которого соединены с первыми входами соответствующих элеМентов И первой группы, вторые вхоДы которых подключены к соответствующим выходам группы младших раэ" ,рядов регистра числа, а выходы - через второй дешифратор к соответствующим разрядам первого входа сумматора, разряды второго входа которого соединены с соответствующими выходами группы старших разрядов регистра чистка, а выходы - с первыми входами соответствующих элементов И второй .группы, выходы которых являются соответствующими выходами устройства а вторые входы подключены к соответствУющим выходам коммутатора, входы второй группы которого соединены с соответствующими выходами группы млацших разрядов регистра числа.На чертеже представлена блок-схема устройстваУстройство содержит блок 1 памяти, регистр 2 числа, регистр 3 адреса, коймутатор 4, дешифраторы 5 и б,сумматор 7, элементы 8 и 9 И первой и второй групп, адресный вход 10 устройства, управляющий вход 11 устройства и выход 12 устройства.Устройство работает следующим образом.Предположим, что требуется выбрать и сформировать адрес канала с номером 45 101101) . При составлении программы общее количество информационных каналов 64 разбивается на 4 группы по 16 каналов. Каждая группа информационных каналов записывается в одну строку блока 1 (16 ячеек под номер канала и б ячеек под вторичный адрес). Все 64 канала размещаются в 4 строках блока 1: в первой строке каналы 0-15, во второй - 16-31, в третьей - 32-47, в четвертой - 48-63.Пусть, например, необходимо производить селекцию и формирование адресфв,следующих информационных каналов: 2,5,6,7,10,12,13,14,33,36,37,42,43, 44,45,46, причем адресом второго канала является число 1, пятого - 2, шестого - 3 четырнадцатого - 8, тридцать третьего - 9 сорок пятого - 15, сорок шестого - 16. При этом выбор и посылка адресов в кана- лЫ, номера которых не указаны, запре" щается. Признаком их селекции является единица, записанная в ячейки блока 1, которые соответствуют перечисленным каналам. Начальный вторичный адрес в первой строке присваивается каналу 2. формирование вторичНых адресов для других каналов, нахо.Аящихся в этой строке, происходит Путем суммирования начального адреса с количеством единиц, расположенных в левой части строки, от признака их селекции; Например, если 2-му каналуприсвоить вторичный адрес 000000все нули), то 5-му каналу будетприсвоен адрес 100000, а 14-му каналу - 111000 (здесь и ниже -младшие разряды слева) . Призаписи программы для формирования вторичных адресов каналов,предназначенных для селекции и расположенных во 2-ой, 3-ей или 4-ой строках блока 1, необходимо учитыватьколичество вторичных адресов, присвоенных в предыдущих строках. Дляинформационных каналов первой строки,подлежащих селекции, формируетсявосемь вторичных адресов 000000 - 15 111000, следовательно в третьей строке начальный вторичный адрес долженбыть больше, чем восемь вторичныхадресов первой строки (000100) .Этот начальный вторичный адрес прис ваивается 33-му информационному каналу. Вторичные адреса следующих инФормационных каналов, подлежащих селекции, формируются аналогично каналам первой строки блока 1.25 Шестиразрядное "дресное словопоступает на регистр 3. Выходная инФормация регистра 3 делится на четыре.младших разряда (1011) и два старших 01), последние являются адресомчтения блока 1. По этому адресу считывается информация 3-ей строки, кото"рая переписывается в регистр 2. Младшие разряды .гоступают на дешифратор5, на выходе которого формируется З 5 унитарный код, с количеством единиц,равный числу, представленному младшими разрядами в двоичном коде. Вданном случае это число равно 13 и,соответственно, на выходе дешифратора 5 Формируется унитарный код из 4 О 13 единиц, который управляет работойэлементов 8 И, на другие входы которых поступаетинформация с регистра2. Так как унитарный код имеет 13единиц, что разрешает работу только 45 13 элементам 8 И, то на вход дешифратора б поступает только 13 младшихразрядов левых) регистра 2, содержащих б единиц. Дешифратор б приводит эту информацию к двоичному коду 50 (0110) . Для формирования вторичногоадреса информация, полученная с выхода дешифратора б, складывается насумматоре 7 с начальным вторичнымадресом, находящимся в регистре 2.СформированнЫй на сумматоре 7 вторичный адрес поступает на входыэлементов 9 И, на другие входы которых поступает признак выбора данногоканала. Коммутатор 4 устанавливаетсяв позицию, указанную младшими разря дами регистра 3 в данном случае13-я позиция) и коммутирует соответствующий этой позиции разряд числа, содержащегося в регистре 2, насвой выход. Если состояние разряда 65 на этой позиции - единица, то откры 742939ваются элементы 9 И и число, содержащееся в сумматоре 7, поступаеМ на выход 12 устройства. Если же на данной поэиции числа стоит нуль, то элементы И блокируются вплоть до поступления в регистр 3 нового адре са. В рассматриваемом примере в тринадцатом разряде числа регистра 2 стоит единичный символ, следовательно на выход 12 поступает код числа 15 (01110) .10Таким образом, устройство обеспечиваег выбор канала и формирование его адреса при сравнительно малых объемах памяти и высоком быстродействич.15формула изобретенияУстройство для формирования адреса, содержащее блок памяти, соединен ный управляющим входом с управляющим, входом устройства, а информационным выходом со входом регистра числа, о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия, в 25 него введены регистр адреса, два дешифратора, сумматор, две группы элементов И и коммутатор, причем ин 1 формационный и управляющий входы регистра числа подключены соответ ветственно к адресному и управляюще-му входам устройства, выходы группы старших разрядов - к адресному входублока памяти, а выходы группы младших разрядов - к соответствующимвходам первой группы коммутатора исоответствующим входам первого дешифратора, выходы которого соединеныс первыми входами, соответствующихэлементов И первой группы, вторыевходы которых подключены к соответствующим выходам группы младшихразрядов регистра числа, а выходы -через второй дешифратор к соответствующим разрядам первого входасумматора, разряды второго входакоторого соединены с соответствующими выходами группы старших разрядов регистра числа, а выходы - спервыми входами соответствующих элеиентов И второй группы, выходы которых являются соответствующими выходами устройства, а вторые входыподключены к соответствующим выходам коммутатора, входы второй группы которого соединены с соответствую.щими выходами группы младших разрядов регистра числа. Источники информации,принятые во внимание при экспертизе. 1. Авторское свидетельство СССР 9 463968, кл. 006 Г 9/201973. 2. Авторское свидетельство СССР В 489232, кл. Н 04 У 3/00, 1974742939 Заказ 3619/15 Тираж 751 ПодписноеЦНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, 3 в , Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная,4 Составитель В. ВертлибРедактор И. Михеева Техред И. Асталош Корректор Н, Стец