Сштшда обработки данных1 т бiif; viji о г ал

(22) Заявлено 12.08.70 (21) 1 Фб 2072/М 1, (51) М.Кл.И 06 15/00 рисоединеиием заявки осудврственный комитетСовета Министров СССРоо делам изобретенийи открытийДата опубликования описания 1512. 74. ов, В.П.Качков,ков,Р,Б.Пашковская,(71) Заявител Д,1 т 54) СИСТЕМА ОБРАБОТКИ ДАННЫ тносится к вычис- емы обработки е селекторные каный канал, пульт ессор, включаю амять, адресный регистры, арифкое устройство, лок защиты памв - микропрограммного о известная сис- .й состав оборудочное быстродеистИзобретениеительной техни емого изобретеостав оборудова О стродействие сисЦель предла ния - сократить ния и повысить темы. Это достига тема содержит дтся тем, что си полнительно бло Известны сисданных, содержащналы, вультиплек.удавления и процщии оперативнуюи информационныеметическо-логичеблок регистров,ти и устройствоуправления. Однатема имеет большвания и недостатвие.управления каналами, информацион ные и управляющие входы и выходы которого соединены соответственно с информационными и управляющими 5 выходами и входами пульта управления, вультиплексного канала и селекторных каналов, адресные входы и выходы защиты - с адреснымивыходами и выходами защиты селек- О торных каналов, выход запросов -с входом запросоь устройства микропрограммного управления, выходы считывания которого подключены к одноименным входам блока управле ния каналами, выходы защиты которого соединейы с информационным входом блока защиты памяти, вторые информационные входы и выходы - с информационными выходами и входами арифметическо-логического устройства, адресные выходыс входами адресйого регистра, оди из выходов которого подключей к комвутационнову входу блока управ ления каналами, третьи информаФЗЗч 8 ч 3ционные входы и вйходы которого соединены со вторыми выходами и входами информационного регистра, дополнительный информационный регистр, ко входу которого подклю чен вйход оперативнои памяти, и олок связи, информационный вход которого соединен с выходом дополнительного информационного регистра, выход - с третьим входом информационного регистра, а управлгэщий вход - с выходом управления передачами связи блока управ. ления каналами. 15 Система обработки данных состоит из процессора 1, пульта упавления 2, мультиплексного каналаи двух селекторных каналов 4, 2 о подключенных к процессору 1 через блок 5 управления каналами. Процессор предлагаемой системы предназначен для управления процес сами обработки, хранения и передачи данных,Процессор содержит арифметическо-логическое устройство б, оперативную память 7 с адреснйм регистром 8, основным.и дополнительным информационными регистрами 9 и 10, соответственно устройст во 11 микропрограммного управления (с постоянной памятью), блок 12 зашиты памяти и блок 13 регистров. Пульт управления 2 содержиторганы управления и индикации, не-, 4 Ообходиьые для работы и удравлениясистемой обработки данных. ьльтиплексный канал 3 пРед назначен для подключения к процес сору устройств ввода-вывода малой и среднеи скорости и может работать в вультиплексном или монополь ном. режиме.50Селекторные каналы 4 предназначены для подключения к процессору быстродействующих устройств вво да-вывода и могут работать только в монопольном режиме.55 Блок 5 управления каналами доз воляет рассматривать пульт управле ния и каналы ввода-вывода как один физически подключенный к процессору канал. фОперация передачи данных начинается по специальной инструкции, которая задает адрес канала и устройства ввода-вывода и дри домощи сдециальных управляющих слов указывает кол команды. начальный адрес основной памяти, количество байтов данных, которые необходи- мо передать, удоавляющие признаки и ключ защиты. Ланал формирует управляющее слово устройства и хранит его на своих регистрах: в селекторных каналах на схемнйх регистрах, а в мультидлексном - в специальной области основной памяти, называемой вультиплексной памятью. Передача управляющей информации между дроцессором 1 и регистрами каналов 2, 3, 4 производится через арифметическо-логическое стройство 6, информационные шины 4 арифметическо-логического устройства процессора, блок 5 управления каналами и ийформационные шины 15 арийметическо-логического устройства каналов. Получив команду, канал освобож, дает процессор для выполнения других инструкции. Яультиплексный канал при готовности принять или передать байт или групцу байтов данных возбуждает запрос, который через соответствующую шину 16 управления каналами, блок 5 управления каналами и шийы 17 запросов на микропрограммное прерывание поступает в блок И микропрограммного управления. По этому сигналу выполняется специальная микропрограмма, которая запоминает содержимое регистров процессора в специальной области оперативной памяти, называемой локальной памятью; считывает управляющее слово из вультиплекснои памяти на регистры процессора и производит обмен данными между оперативной памятью 7 и каналом через информационные шины 18 опеативнон паинти процессора блок управления каналаии и ин ориационнне шины 19 оперативнои паияти каналов. Адрес данных и счетчик байтов модифицир ются микро- программно через ари етическо-логическое устройствозатем управляющее слово устройства записывается на свое место в мультиплекс433484 35 55 60 5ную павлть и продолжается выполнение прерванной микропрограммы. При передаче данных межлу селекторными каналами и оперативной памятью работа блока микропрограммного управления по. запросу канала, поступающему через блок 5 управления и шины 17 запросов на микропрограммное прерывание, приостанавливается на цикл передачи данных между оперативной памятью и каналами через информационные шины 18 оперативной памяти процессора блок 5 управления каналаии и инфорыанионные шины 19 опера е тивной памяти каналов. При этом адрес основной памяти передается из канала через адресные шины 20 оперативной памяти канала, блок 5 управления каналами и адресные шины 21 оперативной памяти процессора в адресный регистр 8 оперативной памяти, а также ключ зашиты памяти из канала через шины 22 защиты канала, блок 5 управления каналами и шийы 23 защиты процес- . сора в выходной регистр блока 12 зашиты памяти. Так как цикл передачи данных селекторного канала может быть выполнен после любого цикла записи в основную память, а содержимое информационного регистра оперативной памяти часто используется последующими микрокомандами, в системе обработки данных имеется дополнительный информационный регистр 10, информация в который поступает йз оперативной памяти 7 одновременно с занесением ее в основной информационный регистр 9, и, таким образом, содержимое дополнительного регистра 10 при микропрограммном обращении к оперативной памяти является копией основного регистра 9. При выполнении циклов передачи данных селекторных каналов всегда используется основной информационный регистр 9, поэтому после окончания этого цйкла для восстановления исходного состояния информационных регистров содержимое дополнительного информационного регистра 10 оператйвной памяти передается через схему передачи 24 в основной ийформационный регистр 9 по сигналу, поступающему из блока 5 управления каналами по одной из шин 25 управления передачами в основную память. После окончания передачи данных канал (вультиплексный или селекторный) возбуждает запрос на микропрограммное прерывание и передает в процессор информацию о состоянии канала и устройства ,ввода-вывода. Адреса регистров и каналов, в которые должна приниматься или из которых должна передаваться информация, указываются в микрокомандах и через шины 26 считывания полей микрокоманды, блок 5 управления каналами и шйны 16 управления каналами поступают в каналы. ПРЕД 4 ЕТ ИЭОЬРЕТЕЫИЯ Система обработки данных, содержащая пульт управления, мультиплексный канал, селекторнйе каналы и процессор, включающий оперативную память, адресный и информацион ные регистры арифметическо-логическое устройство, блок регистров, блок зашиты памятй и устройство микропрограммного управления, управляющий выход которого подключен к управляющим входам блока защиты памяти, арифметическо-логического устройства й оперативной памяти, информационный выход устройства микропрограммного управления соединен с первым информационным вхо. дом арифметическо-логического устройства и с одним из информационных выхоДов блока регйстров, другой информационный выход которого соединен со вторым информационным входом арифметическо-логического устройства, информационный выход которого подключен к информационным входам блока регистров и устройства микропрограммного управления, управляюаии вход которого соедийен с выходом блока зашиты памяти, адресный вход .оперативной памяти подключен к выходу адресного регистра, а информационные входы и выходи ее соединены соответственно с выходами и входами информационного регистра, отличающаяся тем, что,с целью сокрашениясостава оборудования и повышения быстродействия систе,"и, опа содержит дополнительно блок управления каналами, информационные и управляющие входы и выходы которого соединены соответственно с информационными и управляющими выходами433184 пульта управления мультиплексногоканала и селекторных каналов, адресные входы и входы защиты - садресными выходами и выходами зашиты селекторных каналов, выходзапросов - с входом запросов устройства микропрограммного управления, выходы считывания которогоподкачены к одноименным входамблока управления каналами, выходызашиты которого соединены с информационным входом блока защиты памяти, вторые информационные входыи выходы - с инс 11 ормационными выходами и входами арифметическо-логического устройства, адресные выходы - с входами адресного регистра,8один из выходов которого йодклаченк коммутационному входу блока управления каналами, третьи информа -ционные входы и вйходы которогосоединены со вторыми выходами ивходами информационного регистра,дополнительный информационный регистр, ко входу сотного подкл.очен вйход оперативнои памяти, и 1 о блок связи, информационный входкоторого соединен с выходом дополнительного информационного регистра выход - с третьим входом ин 1 ормационногорегистра, а уп равляющий вход - с выходом управления передачами связи блока управления каналами.