Устройство для передачи и приема дискретной информации с коррекцией ошибок

ЕНИЯ ЮВЕВИ3 ЮЮ ЮЕЮВВИВЛИОТе 1 ф л Комитет Российской Федерации по патентам и товарным знакам ОПИСАНИЕ ИЗОК ПАТЕНТУ(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМАДИСКРЕТНОЙ ИНФОРМАЦИИ С КОРРЕКЦИЕЙ ОШИБО К(57) Изобретение относится к технике связи и вычислительной технике и может быть использованопри создании новой и модернизации существующей аппаратуры передачи данных классической(51) 5 КОЗ М 13 00 схемы систем с автоматическим запросом ошибок Для защиты от вставок и выпадений информации в объеме цикла блокировки т.е. для повышения пол 1 ехоусгойчивости устройства, содержащее на лев редающей стороне источник информации 1, блок управления 2, генератор 3 служебных комбинаций, накопитель информации 4, блок кодирования 5, а на приемной стороне - потребитель информации 12, накопитель информации 11, дешифрат. р 9 слу - жебных комбинаций и блок декодирования 10, введены на передающей стороне сумматор 7 по моду - лю два, блок 8 задания инверогых разрядов и коммутатор 6, на приемной стороне введены блок 15 задания инверсных разрядов, сумматор 14 по модулю два и элел 1 ент ИЛИ 13. 1 зпф-лы, 2 нл.55 Изобретение относится к технике связи и вычислительной технике и может быть использовано при создании новой в модернизации существующей апаратуры передачи данных.Известно устройство для передачи и приема дискретной информации с коррекцией ошибок, содержащее на передаче последовательно соединенные источник информации, коммутатор и блок памяти, выход которого подключен к другому информацидн 4 мувходу коммутатора, и посмдовательно соединенные одер и формирователь выходного сигнала, а на приеме - последовательно соединенные блок выделения сигнала, входной накопитель, блок управления записью, накопитель приема и потребитель, причем выход блока выделения сигнала через декодер подключен к одному из входов блока приема служебной информации. к другому входу которого подключен выход входного накопителя.Однако данное устройство обладает недостаточной помехоустойчивостью.Известно устройство для передачи и приема дискретной информации с коррекцией ошибок, содержащее на передаче последовательно соединенные источник информации, коммутатор и блок памяти. выход которого подключен к другому информационному входу коммутатора, последовательно соединенные кодер, формирователь выходного сигнала и сумматор, включенный между выходом коммутатора и входом кодера, а на приеме - последовзтельно соединенные блок выделения сигнала, входной накопитель, блок управления записью. накопитель приема и потребитель, причем выход блока выделения сигнала через декодер подключен к одному иэ входов блока приема служебной информации, к другому входу которого подключен выход входного накопителя, последовательно соединенные счетчик принятых блоков и формирователь сигнала квитанций, к другому входу которого подключен выход накопителя запросов, и последовательно соединенные блок восстановления квитирующего номера, дешифратор сигнала квитации, синхронизирующие входы блока восстановления квитирующего номера и счетчика принятых блоков подключены к синхронизирующему выходу блока выделения сигнала, выход счетчика принятых блоков подключен к сигнальному входу блока управления записью, выход декодера подключен к входу накопителя запросов и к соответствующему входу блока управления записью, выход блока приема служебной информации подключен к другому входу 5 10 15 20 25 30 35 40 45 50 блока восстановления квитирующего номера и через дешифратора сигнала квитации - к управляющему входу коммутатора. а выход формирователя сигнала квитации подключен к другому входу сумматора на передаче.Однако известное устройство обладает низкой информативностью и имеет сложную техническую реализацию.Наиболее близким по технической сущности к предлагаемому устройству(прототипом) является устройство для передачи и приема дискретной информации с коррекцией ошибок. содержащее на передаче источник информации, вход которого соединен с первым выходом блока управления, второй выход которого подключен к входу генератора служебных комбинаций и объединенные по входам входной накопитель и кодирующий блок, а на приеме - обьединенные по входам дешифратор служебных комбинаций, декодирующий блок и выходной накопитель, выход которого соединен с входом потребителя, другой вход входного накопителя подключен к третьему выходу блока управления на передаче.Однако известное устройство обладает низкой помехоустойчивостью.Целью изобретения является повышение помехоустойчивости устройства.На фиг.1 приведена функциональная схема предложенного устройства; на фиг.2 - функциональная схема блока задания инверсных разрядов.Устройство для передачи и приема дискретной информации с коррекцией ошибок содержит на передающей стороне источник 1 информации, блок 2 управления, генератор 3 служебных комбинаций, накопитель информации 4, блок 5 кодирования, коммутатор 6, сумматор 7 по модулю 2 и блок 8 задания инверсных разрядов, на приемной стороне дешифратор 9 служебных комбинаций, блок 10 декодирования, накопитель информации 11, потребитель информации 12, элемент ИЛИ 13, сумматор 14 по модулю 2 и блок 15 задания инверсных разрядов.Блок 8 (15) задания инверсных разрядов выполнен на триггере 16, элементах ЗАПРЕТА 17, 18, счетчике 19 с переносом, элементах ИЛИ 20, 2,1 Сущность изобретения заключается в следующем.Информация, циркулирующая в системах передачи с решающей обратной связью с блокировкой. подвержена вставкам и выпадениям в результате трансформации комбинаций запроса в информационные и обратные трансформации, 2001523Для уменьшения вероятности вставок и выпадений возможно кодирование повторяемой информации смежным классом первоначально избранного линейного и циклического кода, Проще всего данный подход может быть реализован путем инвертирования на передаче и приеме различных комбинаций проверочных (младших) разрядов кодовых слов, о зависимости от того, передается ли данный блок информации в первый раз или повторно.Устройство работает следующим образом.В режиме приема-передачи, на передающей стороне по сигналу с первого выхода блока 2, К-разрядная информационная комбинация источника 1 поступает через коммутатор 6 в блок 5, где дополняется и-К проверочными разрядами.Одновременно К-разрядная информационная комбинация записывается о накопитель 4. рассчитанный а хранение Ь последних информационных комбинаций, расположенных о той последовательности, в которой они должны передаваться,С выхода блока 5 передаваемая комбинация (П, К) линейного или цикличсского кода, поразрядно, через сумматор 7, выдается в дискретный казл (на фг,1 не показан), При этом, ца сумматоре 7, по сигналам с выхода блока 8, инвертируются 1 = 1 + 12 проверочных разрядов, где = 1, 2.,1, 12 = =1,2,12,2 1п-К(кроме того,11 проверочных разрядов содержит и-й разряд кодовой комбинации),На приемной стороне. по сигналам с выхода блока 15, на сумматоре 14 иноертируютсяпроверочных разрядов принимаемой комбинации, которая с выхода сумматора 14 поступает в блок 10 декодирования, и одновременно К информационных разрядов - о блок 11. Если блок 10 не обнаруживает ошибок, то К информационных разрядов с выхода блока 11 выдаются потребителю 12,В тех случаях, когда блок 10 обнаруживает ошибку о принимаемой кодовой комбинации или дешифратор 9 зафиксирует поступление запросной комбинации, сигнал с выхода элемента ИЛИ 13 поступает в блок 2, который переводит устройство в режим переспроса о соответствии с алгоритмом работы прототипа,В этом режиме, на передающей стороне блок 2 прекращает выдачу сигналов запроса информации на вход источника 1, с четвертого выхода блока 2 подаются сигналы управления коммутатором 6, д по сигалу со второго выхода запускается генератор, Запросная комбидция с информационного 5 10 15 20 25 30 35 40 45 50 55 генердтора 3 через коммутатор 6, блок 5 и сумматор 7 выдается в дискретный канал, после чего по команде с сигнального выхода генератора 3, на время последующей передачи Ь комбинаций, хранящихся в накопителе 4, блок 8 переводится в режим задания иверсии лишь 1 проверочных разрядов. На приемной стороне запросная комбинация через сумматор 14 поступает в дешифратор 9, который сигналом со своего выхода на упраоляющий вход блока 15 подготавливает устройство к приему Ь повторяемых кодовых комбинаций. Сумматор 14 по сигналам блока 15 инвертирует лишь 1 проверочных разрядов в 1 следующих эа запросной кодовых комбинациях,После безошибочного приема Ь повторяемых комбинаций устройство переходит в режим приема-передачи.Таким образом, предложенное устройство обеспечивает эффективную защиту от вставок и оыпаданий, так как в случае трансформации запросной комбинации в информационную или в результате обратной трдсформации создается рассогласованное инвертирование проверочных разрядов цд передающей и приемной сторонах, что будет немедленно обнаружено при декодировдии,Гак, если прототип характеризуется вероятостью вставок и выпадений Ро, то для предложенного устройства вероятность Ро такого события составляетГО = Ро РГ =11)где Р( = 1)вероятность трансформации одной комбинации инвертирования проверочных рдзрядоо в другуюДля достаточно длинных кодов, имеющих ссот петствующую избыточность, вероятность Р(1.=- 1) имеет ничтожно малые значения,Крсмс того, за счет инвертиргвания некотс рой части младших разрядов кодовых коИлц эций (включая последний)., обеспечивается оозможность обнаружения сицхрсниздционных сдвигов для кодов, не свободых от запятой,Влск 85) задания инверсных разрядовработает следующим образом,Б режиме приема-переда: и триггер 16 и счетчик 1 Э сброшены в цулеоос состояние и цд выход элемента ИЛИ 21 проходят осе 1 = 11 + 2 импульсы синхроциздции, посту" пдющие на входы элементов ИЛИ 20, 21.В режиме переспроса упраоляющий сигдл перебрдсыодет триггер 16, который своим сигналом с единичного выхода блокирует прохождение импульсов серии 12 через эдемет ЗАПРЕТ 18 ца вход элемента ИЛИ21, Одновременно с этим на счетный вход счетчика 19, через элемент ЗАПРЕТ 17, начинают поступать синхроимпульсы передачи (приема) и - х разрядов кодовых комбинаций. Как только счетчик 19 зафикси рует Ь переданных (принятых) кодовых комбинаций, то импульс переноса сбрасывает счетчик 19 и триггер 16 в исходное состояние.Формула изобретения1. устРОЙстВО для пеРедАчи и пРиемА диск- РЕТНОЙ ИНФОРМАЦИИ С КОРРЕКЦИЕЙ ОШИБОК, содержащее на передающей стороне блок управления, первый и второй выходы которого соединены с входами соответственно источника информации и генератора слу- "5 жебных комбинаций, накопитель информации и блок кодирования, входы которых объединены, на приемной стороне - накопитель информации, выход которого соединен с входом потребителя информации, блок декодирования и дешифратор слу:кебных комбинаций, входы которых объединены, отличающееся тем, что, с целью повышения помехоустойчивости устройства, в него введены на передающей стороне коммутатор, сумматор по модулю два и блок задания инверсных разрядов, первый вход которого является синхроеходом устройства, выход соединен с первым входом 30 сумматора по модулю два, выход которого яоляотся канальным выходом устройства, выход источника информации соединен с первым входом коммутатора, выход которого соединен с входом накопителя инфор л 1 ации, выход которого соединен с вторым входом коммутатора, первый и второй выходы генератора служебных комбинаций соединены соответственно с вторым входом блока задания инверсных разрядов и 40 третьим входом коммутатора, третий выход блока управления соединен с четвертым входом коммутатора, на приемной стороне введены элемент ИЛИ, сумматор по модулю два и блок задания инверсных 45 разрядов, первый вход которого является(56) Авторское свидетельство СССР М 655085, кл. Н 04 (. 1/10, 1979.Авторское свидетельство СССР М 809615, кл. Н 041 1/16, 1981.Шварцман Б.О., Емельянов Г,А. Теория передачи дискретной информации. М,: Связь, 1979, с.349-353. фиг.12, 17 (прототип).синхровходом устройства, выход соединен с первым входом сумматора по модулю два, второй вход которого является канальным входом устройства, выход сумматора по модулю два соединен с первым входом накопителя информации и входом блока декодирования, выход которого соединен с первым входом элемента ИЛИ, выход дешифратора служебных комбинаций соединен с вторым входом блока задания инверсных разрядов и вторым входом элемента ИЛИ, выход которого соединен с входом блока управления передающей стороны, четвертый выход которого соединен с вторым входом накопителя информации приемной стороны.2. Устройство по п,1. отличающееся тел 1, что блок задания инверсных разрядов содержит триггер, установочный вход которого является вторым входом блока, а вход сброса триггера соединен с выходом счетчика с переносом, счетный вход которого соединен с выходом первого элемента ЗАПРЕТ, запрещающий вход которого и запрещающий вход второго элемента ЗАПРЕТ подключены к нулевому и единичному выходам триггера соответственно, первый элемент ИЛИ, выход которого через второй элемент ЗАПРЕТ соединен с одним из входов второго элемента ИЛИ, выход которого является выходом блока, а входы первого - второго элементов ИЛИ являются первым входом блока, один иэ входов второго элемента ИЛИ соединен с разрешающим входом первого элемента ЗАПРЕТ,