Интегральная схема

(21) 472550 (22) 26.07,8 (46) 15,08.9 (72) А,В. С (56) Патент кл, Н 01 Е.Авто рс М 1347181Электр 8 2 дник 3ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНЙЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОКАВТОРСКОМУ СВИДЕТ 2, Бюл. М 30илин, А,И, Белоус и Г,М. СтаСША В 4651190,27/10, 1987,кое свидетельство СССР(57) Изобретение относится к цифровым интегральным схемам на основе комплементарных МОП-транзисторов, Изобретение позволяет повысить степень интеграцйи иустойчивость к защелкиванию интегральных схем, содержащих комплементарные Изобретение относится к полупроводниковой электронике, а более конкретно к полупроводниковым интегральным Схемам на основе комплементарных МОП-транзисторов.Известна интегральная схема, выполненная на йолупроводниковой подложке и содержащая ячейки, включающие р- и п-канальные МОП-транзисторы, сформированные в полупроводниковых областях и- и р-типов, имеющих геометрию колонок й образующих матрицу.Недостатком известного устройства является повышение быстродействия при работе на большую нагрузку, связанйое с невысокими выходными токами; обуславливающими резкую зависимость быстродействия комплементарных МОП-ячеек ат емкости нагрузки,Указанный недостаток устраняется в интегральной схеме, содержащей ячейки на основе комплементарных МОП-транзйстоМОП-транзисторы й биполярные и - р-и- транзисторы. В предложенной интегральной схеме повышение степени интеграции и устойчивости к защелкиванию достигается Формированием общего скрытого слоя второго типа проводимости, соединенного с шиной питания с помощью одной дополнительной области второготипа проводимости, для р-канального МОП-транзистора, первого п-р-п-транзистора, резистора, иФормированием общего скрытого слоя первого типа проводимости, соединенного с общей шиной с помощью дополнительной области первого типа проводимости для рканальных МОП транзисторов и за счет изоляции элементов диэлектрическими областями. 3 ил,ров с двухтактным выходом на биполярных и-р-и транзисторах, которые позволяют увеличить выходные токи перезаряда емкости нагрузки ячейки, уменьшить зависимость быстродействия от емкости нагрузки и увеличить быстродействие интегральной схемы.Недостатком известного устройства является пониженйая степень интеграции, связанная с необходимостью введения в ячейку дополнительн:.х биполярных п - р-и- транзисторов, увеличивающих ее площадь.Наиболее близкой к предлагаемой является интегральная схема, включающая ячейки, содержащие ггоменьшей мере два и-канальных МОП-транзистора, один р-канальный МОП-транзистор, два биполярных и-р - и гранзистора, коллектор одного из которых соединен с шиной питания, один резистор, шины питания, общие шины, Интегральная схема выполнена на полупроводниковой подложке первого типа проводимости в изолированных диэлектриком полупроводниковых областях со скрытымислоями первого типа проводимости, в которых сформированы и-канальные МОП-транзисторы, и второго типа проводимости, вкоторых сформированы р-канальный МОПтранзистор, резистор и биполярные и-р-птранзисторы. На планарной поверхностиинтегральной схемы сформированы такжеметаллизированные шины питания и общиешины,Недбстатком этой схемц является пониженная степень интеграции, связанная сувеличением площади ячейки из-за введения в нее дополнительных элементов (и - рп-транзисторов, резистора), а такжепониженная устойчивость к защелкиванию,связанная с увеличением броской тока в шинах питания и общих шинах, вызваннымувеличением выходных токов ячейкиЦелью изобретения. является повышение степени интеграции известной интегральной схемы путем уменьшения площади,занимаемой ячейкой, и повышение устойчивости известной интегральной схемы к защел ки ванию.Укаэанная цель достигается тем; что визвестной интегральной схеме полупроводниковые области с р-канальным МОП-транзистором, резистором и первыми-р-и-транзистором сформированы над общим скрытым слоем второготипа проводимости, выведенном на пленарнуюповерхность интегральной схемы посредством дополнительной области второго типапроводимости, выполненной под шиной питания и соединенной с ней, а сопротивлениеобласти удовлетворяет соотношениюОп скР, й - ,сР РИ.где Опр.скР - прямое падение напряженияр-и-перехода сток - карман р-канальногоМОП-транзистора;ср - ток стока р-канального МОП-транзистора;фн - коэффициент усиления тока базыпервого п-р-п-транзистора,Полупроводниковые области с и-канальными. МОП-транзисторами сформированы под общим скрытым слоем первоготипа проводимости, выведенном на пленарную поверхность интегральной тиристорной структуры КМОП элемента, тем самымповышается устойчивость интегральнойсхемы к защелкиванию.На фиг. 1 изображена электрическаясхема ячейки интегральной схемы; на фиг,2 - активная структура интегральной схемы,поперечный разрез; на фиг, 3 - топалогическая схема активной структуры интегральной схемы,Интегральная схема включает ячейки 1,содержащие по меньшей мере два и-каналь 5 нцх МОП-транзистора 2 и 3, один р-канальный МОП-транзистор 4, два биполярныхи-р-и-транзистора 5 и 6, один резистор 7,шины 8 питания Осс, общие 9 шины ОЧ(фиг. 1).10 Интегральная схема (фиг. 2 и 3) выполнена на полупроводниковой подложке 10первого (р) типа проводимости в изолированных диэлектриком 11 полупроводниковых областях 12-14, 16 и 17. В областях 1515 и 16 со скрытым слоем первого (р) типа проводимости 18 сформированы и-канальныеМОП-транзисторы 2 и 3, вобластях 12-14 соскрытым слоем второго типа проводимости19 сформированы соответственно р-каналь 20 ный МОП-транзистор 4, первый и-р-и-транзистор 5, резистор 7. В области 17 соскрытым слоем второго (и) типа проводимости 20 сформирован второй п-р-и-транзистор 6, На планарной поверхности25 интегральной схемы сформированы металлизированные шинц 8 питания и общие шины 9, В интегральной схемеполупроводниковые области 12-14 с р-канальным МОП-транзистором 4, первым и -30 р-и-транзистором 5 и резистором 7сформированы над общим скрытым слоемвторого(п+) типа проводимости 19, выведенном на планарную поверхность интегральной схемы посредством дополнительной35 полупроеоднйковой области 21 второго (и)типа проводимости, выполненной под шиной 8 питания и соединенной с ней, Полупроводниковые области 15 и 16 си-канальными транзисторами 2 и 3 сформи 40 рованы над общим скрытым слоем 18 первого(р+) типа проводимости, выведенном напланарную поверхность интегральной схемы посредством дополнительной полупроводниковой области 22 первого (р+) типа45 проводимости, размещенной под общейшиной 9 и соединенной с ней.Формирование общего скрытого слоя19 второго типа проводимости для полупроводниковых областей р-МОП транзистора 4,50 резистора 7, первого и-р-и-транзистора 5позволяет сформировать к нему только однудополнительную полупроводниковую область 22 второго типа проводимости вместотрех, но обеспечить выполнение трех функ 55 ций: подключить область кармана второготипа проводимости 12 к шине питания, подключить источник питания 80 сс к коллекторупервого биполярного и-р-и транзистора 5 исоздать обратное смешение полупроводниковой области 14 с резистором 7, Такое со10 15 20 25 30 35 40 45 50 вмещение функций в одной сформулированной области 22 позволяет исключить два контакта к скрытому слою 19 второго типа проводимости, уменьшить площадь, занимаемую ячейкой 1, и повысить степень интеграции интегральной схемы. Так как при этом коллектор первогО и-р-п-транзистора 5 и область кармана 12 р-МОП транзистора подключены с шиной 8 питания через сопротивление Вз дополнительной области 12 второго типа проводимости, которое подключено параллельно переходу база-эмиттер паразитного р-и-р-транзистора тиристорной структуры и через него протекает увеличенный выходной ток заряда ег 4- кости нагрузки ячейки, обеспечение выполнение условияОп ск)сфйгде Опр.скр- прямое падение напряжения на переходе сток-карман р-МОП транзистора 4;сР - ток стока р-МОП транзистора 4;р(ч - коэффициент усиления тока базы первого и-р-и-транзистора 5.не позволит создать на сопротивлении Йз при заряде емкости нагрузки ячейки напряжения, достаточного для отпирания параэитного р-и-р-транзистора и тиристорной структуры, что повышает устойчивость интеграл ьной схемы к защел киванию. При обеспечении условия 2) возможно разме щение дополнительной области 22 в любом месте ячейки. При размещении ее под шиной 8 питания площадь ячейки уменьшится на значение площади области 22, что позволяет повысить степень интеграции интегральной схемы, Одновременное размещение областей 15 и 16 и и-канальных МОП-транзисторов над общим скрытым слоем 18 первого типа проводимости позволяет также сформировать к ней одну дополнительную область 21 для подключения карманов первого типа проводимости и-МОП транзисторов 2 и 3 к общей шине 9 вместо двух, а выполнение условия (2) - снять ограничение на значение сопротивления дополнительной области 21, являющейся сопротивлением В) в базе параэитного и-р - и-транзистора тириеторной структуры и разместить ее под общей шиной 9, уменьшив тем самым площадь ячейки, что повышает степень интеграции интегральной схемы. 5Таким образом, использование изобретения позволяет повысить степень интегра.ции и повысить устОЙчивость к защелкиванию известной интегральной схемы, содержащей комплементарные МОП-транзисторы и биполярные р-и-ртранзисторы,. Формула изобретенияИнтегральная схема, включающая ячейки, содержащие по мейьшей мере первый и второй п-канальные МОП-транзисторы, рканальный МОП-транзистор, первый и второй биполярные п - р-п-транзисторы, резистор, при этом коллектор первого п-ри-транзистора подключен к шине питания,змиттер - к выходу и коллектору второго транзистора, а база - к стокам р-канального МОП-транзистора и первого и-канального МОП-транзистора, исток первого иэ которых подключен к шине питания, исток второго.- к общей шине, а их затворы - к входу ячейки, эмиттер второго и-р-и-транзистора соединен с общей шиной, а база через резистор - с общей шиной и истоком второго и-канального МОП-транзистора, сток,.второго подкл)очен к выходу ячейки, а затвор - к входу ячейки, выполнены на полупроводниковой подложке первого типа проводимости в изолированных областях со скрытыми слоями первого типа проводимости, в которых сформированы п-канальные МОП-транзисторы, и скрытыми слоями второго гипа проводимости, в которых сформированы рканальный МОП-транзистор, резистор и биполярные и-р-и-транэисторы со сформированными на планарной поверхности металлизированными общими шинами и шинами питания, от л и ч а ю щ а я с я тем, что, с целью повышения степени интеграции путем уменьшения площади, занимаемой ячейкой, и повышения устойчивости интегральной схемы к защелкиванию; полупроводниковые области с р-канальным МОП-транзистором, резистором и первым л - р - п-транзистором сформированы над общим скрытым слоем второго типа проводимости, имеющим выход на планарную поверхность схемы посредством первой дополнительной полупроводниковой области второго типа проводимости, выполненной под шиной питания и соединенной с ней, полупроводниковые области с и-канальнь- ми МОП-транзисторами сформированы над общим скрытым слоем первого типа проводимости, имеющим выход на планарную поверхность интегральной схемы посредством второй дополнительной полупроводниковой области первого типа проводимости, размещенной под общей шиной и соединенной с ней, асопротивления первой и второй дополнительных областей отвечают соотношениюгде %ч" - коэффициент усиления тока базы первого и-р-и-транзистора;Ср - максимальный ток стока первого р-канального МОП-транзистора при максимальных напряжениях на затворе и стоке;Йз 1 - сопротивление первой дополнительной области; Д - коэффициент усиления тока базыпаразитного р-п-р-транзистора (исток р- МОП и-карман р-МОП, р-карман и-МОП);Йзг - сопротивление второй дополни тельной области;Опр.иР, Опр.ик" - прямое падение напряжения и сток карман р-МОП и л-МОП транзисторов.1755338 опча Проиэводственн Редактор Заказ . 28 ВНИИСоставитель А. СилинТекред М.Моргентал Корректор И, Шулла Тираж . Ьщписноесударственного комитета по изобретениям и открытиям при ГКНТ С 113035. Москва, Ж, Раушская наб., 4/5 тельский комбинат "Патент", г, Ужгород, ул.Гагарина, 101