Устройство для ввода информации

Изобретение относится к вычислительной технике и может быть использовано для ввода импульсных сигналов в системах автоматизации физического эксперимента, в системах отображения импульсжи сигналов,Целью изобретения является расширение области применения эа счетосущестнления сжатия вводимой инфор Омации с обеспечением привязки ее кшкапе времени,На фиг,1 изображена функциональная схема устройства; на фиг,2 функциональная схема схемы сравнения, 15Устройство (фиг,1) содержит анало го-цифро ной преоб раз о ватель (АЦП)1, регистр 2, блок 3 памяти, первыймультиплексор 4, блок 5 сравнения,второй 6, перный 7 и третий 8 счетчи 20ки, делитель 9 частоты, второй мультиплексор 10, первый 11, четвертый12, второй 13, третий 14, пятый 15 ишестой 1 Ь триггеры, третий 17, пержй 18 и второй 19 элементы И-ИЛИ, 25третий 20, второй 21 и первый 22 элементы И, элемент ИСКЛЮЧАКЩЕЕ ИЛИ 23,формирователь 24 импульса, На фиг1обозначены также входы и выходы 2532 устройства, 30Блок 5 сравнения (фиг,2) содержитцифровой коипаратор 33, первую 34 ивторую 35 группы элементов ИЛИ, Стар"шие разряды первой 36 и второй 37групп входов соединены непосредст 35венно с соответствующими входамикомпаратора 33, иладшие разряды входон 36 и 37 связаны с соответствующими входами коипвратора 33 через группы элементов ИЛИ 34 и, 40.35, вторые входы которых попарнообъединены и являются входами 38маскирования, Виход компаратора является .находом, 39 блока 5 сравнения,Устройство работает следующим об 45разом Работа устройства начинается с за писи в счетчик 6 кода задержки с вхо дов 25 е Код записывается по сигналу 50 записи нв входе 26Этим же сигна лом устанавливаются в "О" триггеры 11, 12, 14 - 16, При этом в один из разрядов счетчика 6 заносится логическая "1"После этого устройство находит ся в режиме ГотоннОсти фсчетчики 7 и 8 и триггеры 11-16 в состоянии логического "О", Импулью синхронизации через делитель 9 чвс тоты поступают на вход элемента И22 и на стробирующнй вход триггера 13,11 о импульсу на входе запуска 27переключается триггер 11 и импульсысинхронизации с делителя 9 частотычерез элемент И 22 начинают поступать на вычитающий вход счетчика Ь,После переключения в "О" юходасчетчика Ь поступление на его входимпульсов блокируется элементом И22Кроме того, нулевой уровень поступает на инверсный 0-вход триггера 13 и по очередному импульсу жехронизации триггер 13 переключается, разрешая работу мультиплексора10, В зависимости от кода на входах29 ныбора частоты дискретизациимультиплексор 10 передает на свойвыход импульсы с одного из выходовделителя 9 частотыУстройство переходит к режимдискретизации, Оцифрованная информация с выходов АЦП 1 поступает навходы регистра 2 и на входы блока 5сравненияИмпульсами с выходамультиплексора 10 значения отсчетовэ ано сятся в ре гистр: 2При этомзанесенное в регистр 2 значениесравнивается с очередныи отсчетом свыходов АЦП 1Сигнал сравнения свыхода блока 5 сравнения также проходит через регистр 2 и поступает навходы элементов 18, 19 и 21Приэтом элементы 19 и 21 синхронно формируют соответственно импульсы ныборки и импульо записи для блока 3 памяти, Элемент 18 формирует стробирующие импульс, переключающие счетчик 7Укаэанные импульсы на входахблока 3 памяти и счетчика 7 формируются только при поступлении огнала сравнения с выхода регистра.2Указанньй сигнал формируется блоком5 сравнения при несовпадении информв"ции в регистре и информации на выходах АЦП 1. В то же время импульсы сныхода мультиплексора 10 подсчитыввются счетчиком:8, Код с выходов счетчика 8 также, как и код с находовАЦП 1, поступает на входы регистра 2Таким образом, каждый отсчет свыходов АЦП 1 сопровождается номерои с выходов счетчика 8, В блок 3памяти с ныходов регистра 2 значениеотсчета также заносится вместе с кодом номера отсчета, При этом записьн блок Э памяти очередного отсчета45 16459 осуществляется только в случае его отличия от предыдущего, Сразу же пос ле записи (по заднему фронту импульса) в регистр 2 заносится новое значение отсчета, а счетчик 7 переклю"5 чается в следующее состояние, адресуя в блоке 3 памяти новую ячейку памятиРазрядность счетчика 8 выби" рается большей или равной разряднос. ти счетчика 7Процесс дискретизации продолжается до заполнения одно" го из счетчиков 7 и 8. В нормальной ситуации первым заполняется счетчик 8, альтернативный случай соответствует ситуации переполненияПри заполнении любого из счетчикон 7 и 8 формируется сигнал на выходе элемен та И-ИЛИ 17, переключающий триггер 12При этом сбрасывается второй 20 триггер 13Сигналом на входе разрешения третьего состояния отключается регистр 2, сигналом на входе триггера 12 через элемент И-ИЛИ 19 формируется сигнал выборки на входе блока 25 3 памяти, При этом нулеим уровнем с выхода триггера 13 отключается мультиплексор 1 О, прекращая синхросерию на своих выходах. Одновременно элемент И 20 формирует на выходе 32 30 сигнал прерывания, информирукхций об окончании цикла дискретизации.Устройство переходит в режим считыванияТриггеры 15 и 16 находятся по-прежнему в состоянии логического н 135О на выходе. Выходной мультиплек сор 4 передает на выходы 31 код числа отсчетов с выхода счетчика 7Сиг нал считывания подается на вход 30. Первым считывается число оцифрован ных отсчетон, записанных н блоке 3 памяти, с выходов счетчика 7По отрицательному фронту сигнала на зходе 30 переключается триггер 16, Сигнал с выхода триггера 16 поступает на второй адресный вход мультиплексора и на вход формирователя 24 импульса, который в ответ на положительный импульс формирует короткий отрицательный импульс на первом входе 50 элемента ИСКЛЮЧАКМЦЕЕ ИЛИ 23, При этом последний формирует импульс сброса на входе счетчика 7, обнуляя егоОдновременно единичный уровень поступает на первый вход элемента 55 И 20, прекращая формирование сигнала прерывания на вьгходе 32На адресные входы блока 3 памяти поступает нулевой код с ныхода счетчика 7, и на/ 6выходы блока 3 памяти выдается значение первого отсчета и его номер.При этом мультиплексор 4 коммутирует на свои выходы 31 код номераотсчета с соответствующих входовныходон блока 3 памяти, По заднемуфронту сигнала считывания на входе30 переключается счетный триггер 15,переключающий мультиплексор 4 и разрешанзций прохождение следующего импульса сютывания через элементИ-ИЛИ 18 на нход счетчика 7, Мультиплексор 4 коммутирует на свои выходы 31 значение отсчета с первойгруппы входов-выходов блока 3 памяти, По заднему фронту следующегоимпульса считывания переключаетсян следующее состояние счетчик 7 ивновь устанавливается в "0" триггер5При этом в блоке 3 памяти выбирается следующая ячейка памяти, Таким образом, каждая пара последующихимпульсов на входе 30 считыванияобеспечивает считывание очередногономера и значения отсчетаПосле считывания всех отсчетов,записанных и блоке 3 памяти, в счетчик 6 вновь может быть занесен кодзадержки. При этом вновь нсе триггеры устройства устанавливаются в "0".Нулевой уровень на выходе триггера4 сбр о са у ст ана нли вает в нуле но есостояние счетчики 7 и 8Установкан "1" триггера 14 и таким образомразблокиронка счетчиков 7 и 8 осуществляется первым же импульсом навыходе мультиплексора 1 О,Для нормальной работы устройстваследует синхронизировать работуАЦЛ 1 с импульсами на выходе мультиплексора 10.Таким образом, устройство позноляет по внешнему синхроимпульсу навходе 27 с заданной задержкой начатьоцифровку входного аналогового сигнала Информация заносится в блок 3памяти. При э том записываются толькоотсчеты, отличающиеся от предыдущих,Каждое записываемое значение отсчетасопровождается своим номером, чтообеспечивает его временную привязкуПо окончании цикла оцифровки формируется сигнал прерывания. При считывании и первую очере,пь выдается код,численно равный числу отсчетов, записанных в блок 3 памяти, а затем поочередно выдаются код номера отсЧетаи значение отсчета для всех отсчетов, 1645949В качестве первого значения вблок 3 памяти из регистра 2 может заноситься недостоверная информация,при использовании устройства первый5считываеилй отсчет игнорируется либонеобходимо предусмотреть дополнительную цепь тактирования регистра 2 напериод ожидания импульса запускаНаличие помех или флуктуаций сигнала на стационарных участках можетприводить к резкому увеличению числаоцифрованных отсчетов и к переполнению счетчика 7. Для предотвращенияэтих явлений на один или несколькоразрядов входов 38 маскирования подаются уровни логической "1".Указангые уровни проходят через соответствующие элементы ИЛИ 34 и 35 на младшие разряды входов цифрового компара Отора 33 и обеспечивают принудительноесовладение логических уровней на нихТаким образом маскируются малые изменения входного сигнала,Использование изобретения позво 25ляет расширить функциональные возможности за счет обеспечения буферизации вывода информации, за счет сжатия информации с обеспечением привязки к шкале времени, за счет обеспе 30чения внешней синхронизации запускас возможностью программируемого сдвига начала отрезка дискретизации,Формула изобретения, Устройство для ввода информации, содержащее аналого-цифровой преобразователь, блок памяти, первый, второй и третий счетчики, делитель 4 О частоты, блок сравнения, первыйтриггер, первый элемент И, вход ана лого-циФрового преобразователя явля ется информационным входом устройства, выходы первого счетчика соедине 45 ны с адресными входами блока памяти, входывыходы первой группы блока памяти соединены с входами первой груп пы блока сравнения, вход установки впервого триггера является входом 5 О запуска устройства, выход делителя частоты соединен с первым входом первого элемента И, выход которого соединен со счетным входом второгосчетчика, о т л и ч а ю ш е е с ятем, что, с целью расширения областиприменения за счет осуществления, сжатия вводимой информации с обеспе-чением привязки ее к шкале времени,в устройство введены первый и второй мультиплексоры, второй, третий,четвертый, пятый и шестой триггеры,второй и третий элементы И, регистр,первый, второй и третий элементыИИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ иформирователь импульса, причем выходы аналого-цифрового преобразователясоединены с входами второй группыблока сравнения и информационнымивходами первой группы регистра, выходы первой и второй групп которогосоединены с входами-выходами первойи второй групп блока памяти и информационными входами первой и второйгрупп первого мультиплексора, выходкоторого является информационным выходом устройства, входы предустановки второго счетчика являются входами задания кода задержки устройства,вход записи второго счетчика, входысброса первого, третьего, четвертогои шестого триггеров являются входомзаписи устройства, выход второгосчетчика соединен с информационнымвходом второго триггера и вторымвходом первого элемента И, третийвход которого соединен с выходом первого триггера, вход делителя частоты является синхронизирующим входомустройств, выходы делителя частотысоединены с информационными входамивторого мультиплексора, один из выходов делителя частоты соединен стактовым входом второго триггера,выход которого соединен с управляющим входом второго мультиплексора,адресные входы которого являютсявходами выбора частоты дискретизации устройства, выход второго мультиплексора соединен с первыми входамипервого и второго элементов И-ИЛИ,первым входом второго элемента И,входом установки в "1" третьего триггера, входом записи регистра и счетным входом третьего счетчика, выходыкоторого соединены с входами первойгруппы третьего элемента ИИЛИ и ин"формационными входами второй группырегистра, выход которого соединен свторым входом второго элемента И ивторыми входами первого и второгоэлементов И ИЛИ, выход первого элемента И-ИЛИ соединен со счетным входом первого счетчика, выходы которого соединены с входами второй группытретьего элемента И-ИЛИ и информационными входами третьей группы пер. Обруч ор Е,Копча акаэ 1350 Тнраа 412 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раущская наб., д. 4/5 роиэводственно-издательский комбинат "Патент", г.уагород,Гагарин вого мультиплексора, выход втоогоэлемента И-ИЛИ соединен со стробирунлцим входом блока памяти, входзаписи/чтения которого соединен свыходом второго элемента И, выходтретьего элемента И ИЛИ соединен свходом установки в "1" четвертоготриггера, выход которого соединен суправлякщнм входом регистра, входом 10сброса второго триггера, третьимвходом второго элемента И-ИЛИ и пернюм входом третьего элемента И, выход которого является выходом готовности устройства, выход третьего 15триггера соединен с входом сбросатретьего счетчика и пером входомэлемента ИСИЗОЧАЩЕЕ ИЛИ, выход которого соединен с входом сброса пер вого счетчика, второй вход элементаИСКЛОЧАКЩЕЕ ИЛИ соединен с выходомформирователя импульса, счетный входпятого триггера, вход установки в"1" шестого триггера и третий входпервого элемента И ИЛИ являются входом считывания устройства, выходшестого триггера соединен с входомсброса пятого триггера, вторым входомтретьего элемента И, входом формирователя импульсов и первым адресжмвходом первого мультиплексора, выходпятого триггера соединен с вторымадресным входом первого муйьтиплексора и четвертым входом первого элемента И-ИЛИ, выход блока равнениясоединен с информационным входом ре"гистр а