Вычислительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУбЛИК 09)01) Ю 1) 4 0 06 Р 7/544 ВСЕСОИАТЕИТЕБ. ТЕХ Е: аБЯО ОПИСАНИЕ ИЗОБРЕТЕНИ ЛЬСТ НОМУ СВИД АВ ерно о о СССР1982,для решадач.38. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОбРЕТЕНИЯМ И 01 НРЫТИЯПРИ ГКНТ СССР(71) Мурманское высшее инженморское училище им,Ленинскокомсомола(56) Авторское свидетельствВ 959071, кл. С 06 Р 7/544,Парини Д, Система ".ДИВИКния сложных навигационных зЭлектроника, 1966, 8, с30:(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных ЭВМ для решения задач стабилизации платформ, нави" гации и др. Цель изобретения состоит в упрощении при выполнении операции вращения вектора вокруг различных координатных осей. Устройство содержит сдвиговые регистры 1-5, ко мутирующие блоки 6-8, коммутаторы 9-11, сумматоры-вычитатели 12-15, блок 16 управления с соответствующими св яз ями 2 ил(2) О 1 гвокруг оси у сов 9 О яп О к (3) О соя 6 = агс 1 К уохо вокруг оси х Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных ЭВМ для решения задач ста 5 билизации платформ, навигации и др.Цель изобретения - упрощение при выполнении операции вращения вектора вокруг координатных осей.На фиг.1 представлена структурная 10 схема вычислительного устройства; на фнг.2 - структурная схема блока управления.Устройство (фиг.1 ) содержит с первого по пятый сдвиговые регистры 15 1-5, коммутирующие блоки 6-8, коммутаторы 9-11, сумматоры-вычитатели 2-15, блок 16 управления, выходы 17-20 устройства, выходы 21-27 блока управления, входы 28-31 блока уп равления.Блок управления (фиг.2) содержит генератор 32 тактовых импульсов, двоичный счетчик 33, первый блок 34 памяти, второй блок 35 памяти, ре гистр 36 и дешифратор 37.Работу устройства . можно описать следующим итерационным алгоритмом.= , +где . = ву 6 - оператор направления вращения 35= сопят - оператор растяжения вектора,Устройство работает следующим образом.Для пространственного поворота 40 вектора (хук ) выполняются преобразования (2) - (4) в последовательности операций вращения вектора вокруг оси Ое х сов 9- вхп 9 О в различной последовательности. Координаты х , у, к угла поворота 6 значения угловой постоянной с; находятся в регистрах 1-5 соответственно.По команде из устройства управления, поступающей по выходу 23, коммутатор 9 подключает выход каммутатора блока 7 ко второму входу сумматоравычитателя 12, коммутатор 10 подключает выход коммутирующего блока 6 к второму входу сумматора-вычитателя 13, коммутатор 11 подключает выход коммутирующего блока 8 к входу сумматоравычитателя 14.Вычисления в +1-Й итерации выполняются следующим образом.На сумматоре-вычитателе 12 с учетом значения оператора производится вычитание из координаты х; величины у; 2 , получаемой на коммутирующем блоке 7, Очередное приближение х" х,- ау 2записывается в регистр 1. На сумматоре-вычитателе 13 с учетом значения оператора 1 произ-1 водится суммирование значения у с величиной х 12 , получаемой на коммутирующем блоке 6. Очередное приближе" ние у,+ у +,х;2записывается врегистр 2. На сумматоре-вычитателе 14 с учетом значения оператора.1 производится суммирование значения г; с величиной в; 2 , получаемой на коммутирующем блоке 8. Очередное приближение ъ,+, =. к +, в;2записывается в регистр 3. На сумматоре-вы" читателе 15 производится вычитание с учетом знака ; из координаты 6;. хранимой в регистре 4, величины К; поступающей иэ регистра 5. Очередное приближение 9; = 9; - е(; записывается в регистр 4. Значения оператора . с выхода знакового разряда сумматора-вычитателя 15 по входу 28, поступают в устройство управления на дешифратор 37 кода операции. При выполнении операции обратного преобразованиях х + у 5)суммирование значения к с величиной у, 2 , получаемой на коммутирующем блоке 7. Очередное приближение е;, = кФу 2 записывается в реФ "1л 5 гистр 3. Координатавычисляется (сводится к нулю) таким же образом, как и при повороте вектора вокруг осей ок или оу, При выполнении операций (7) вычислительное устройство работает аналогичным образом с той разницей, что значениеполучается как функция знака координаты к 1, значение которой снимается в блок управления с выхода знакового разряда сумматора-вычитателя 14 по входу 29.Аналогичным образом выполняются и итераций.Для формирования сигналов управления в зависимости от кода операций, 20 значение которого заносится в регистр 36, на входы 28-31 дешифратора 37 подаются значения знакового разряда операндов 9;, к;, у;, х; соответственно, а также значение оператора25с из блока 35 памяти. В зависимости от кода выполняемой операции с выходов 24-27 дешнфратора выдаются сигналы управления сумматорами-вычитателями 12-15 соответственно, Значения угловых постоянных О по выходу 22 заносятся в регистр 5 из блока 34 памяти. Генератор 32 служит для выдачи импульсов с частотой выполнения шагов вычислений. Эти импульсы пересчитываются счетчиком 33, который выдает на выход 21 код номера итерации , поступающий на управляющие входы коммутирующих блоков 6-8.40Координаты х, у, ъ вектора, повернутого в пространстве вокруг осей а, у, х, а также значения угла В прн выполнении обратных преобраэова ний могут выдаваться из устройства при выполнении последней итерации последовательным кодом по выходам 17-20 устройства соответственно или после окончания вычислений параллельным кодом из регистров 1-4. Порядок 50поворота вектора (хо, уоео ) вок руг осей ок, оу, ох может быть произвольным,Формула изобретенияВычислительное устройство, содержащее с первого по четвертый сдвиговые регистры, первый и второй коммутирующие блоки Г первого по третий сумматоры-вычитатели, причем выход первого сдвигового регистра сое. -динен с первым входом первого сумматора-вычитателя, выход которого соединен с входом того же сдвигового регистра и является первым выходом уст-,ройства, выход и вход второго сдвигового регистра подключены соответственно к первым входу и выходу второгосумматора-вычитателя, выход которогоявляется вторым выходом устройства,выход и вход третьего сдвигового регистра соединены соответственно с первым входом и выходом третьего сумматора-вычитателя, выход которого явля,ется третьим выходом устройства, выход четвертого сдвигового регистрасоединен с вторым входом третьего сумматора-вычитателя, разрядные выходыпервого и второго сдвиговых регистров соединены с информационными вхо-.дами первого и второго коммутирующихблоков соответственно, о т л и ч а -ю щ е е с я тем, что, с целью упрощения при выполнении операции вращениявектора вокруг координатных осей, внего введены пятый сдвиговый регистр,четвертый сумматор-вычитатель, третийкоммутирующий блок у первый второйи третий коммутаторы и блок управления, содержащий двоичный счетчик,регистр, дешифратор, два блока памяти и генератор тактовых импульсов,выход которого соединен с входомдвоичного счетчика, выход которого соединен с управляющими входами первого, второго и третьего коммутирующих блоков и с входами первого и второго блоков памяти,выходы которых подключены к входучетвертого сдвигового регистра и первому входу дешифратора соответственно, второй, третий, четвертый и пятыйвходы которого соединены со знаковвгми выходами соответственно третьего,,второго, четвертого и первого сумматоров-вычитателей, управляющие входыкоторых соединены соответственно авыходами с первого по четвертый дешиФратора, шестой вход котррого соединен с выходом регистра, подключенного к управляющим входам первого,второго и третьего коммутаторов, входи выход пятого сдвигового регистрасоединены соответственно с выходоми первым входом четвертого сумматоравычитателя, выход которого являетсяфи Составитель Б.Орлоехред М.Ходанич Редактор Т,Парфенова Т Корректор М. Васильева Заказ 6963/45 Тираж 668 Подписное ВНИИПИ Государственного комитета по изобретениям и открытия113035, Москва, Ж, Рауюская наб д. 4/5 и ГКНТ СС Производственно-издательский комбинат "Патент Ужгород, ул, Гагарина,9 1 Яг четвертым выходом устройства, разрядные выходы пятого сдвигового регистра соединены с информационными входами третьего коммутирующего блока, выход первого коммутирующего блока соединен с первыми информационньг ми входами первого, второго и третье-, го коммутаторов, вторые .и третьи ин 96оформационные входы которых подключены к одноименным выходам соответственно второго и третьего коммутирующих блоков, выходы первого, второго н третьего коммутаторов соединены с вторыми входами соответственно первого, четвертого и второго сумматоров-вычитателей.