Устройство для редактирования алфавитно-цифровой информации на экране видеоконтрольного блока

(5 ИСАНИЕ ИЗОБРЕТЕНИЯВТОРСНОМУ СВИДЕТЕЛЬСТВУ О ычислительной техник матики чи ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Ордена Ленина институт кибернетики им, В.М. Глушкова(54) УСТРОЙСТВО ДЛЯ РЕДАКТИРОВАНИЯАЛФАВИТНО-ЦИФРОВОЙ ИНФОРМАЦИИ НАЭКРАНЕ ВИДЕОКОНТРОЛЬНОГО БЛОКА(57) Изобретение относится к области и может быть использовано в устроиствах для редактирования алфавитноцифровой информации на экране видеоконтрольных блоков. Цель изобретенияповышение быстродействия и упрощение устройства, которая достигаетсявведением третьего, четвертого, пятого, шестого и седьмого элементовИ, элемента ИЛИ-НЕ, трех блоков постоянной памяти, второго и третьегоблоков оперативной памяти, третьегоэлемента ИЛИ, дешифратора номератакта редактирования, второго и третьего триггеров, регистра текущеготакта редактирования, шифратора ивторого элемента И-НЕ и функциональных связей. 2 ил.1254460, Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах для редактирования алфавитно-цифровой информации на экране видеоконтрольных блоков.Целью изобретения является повышение быстродействия и упрощение устройства.На фиг.1 представлена блок-схема устройства для редактирования алфавитно-цифровой информации на экране видеоконтрольного блока на фиг.2 - временная диаграмма тактовых импульсов последовательностей устройства,Устройство для редактирования алфавитно-цифровой информации на экране видеоконтрольного блока 1 содержит генератор 2 синхроимпульсов, первый элемент И 3, регистр 4 кода режима редактирования; коммутатор 5 направлений записи, регистр 6 кода символа, дешифратор 7 кода символа, первый блок 8 оперативной памяти, первый элемент ИЛИ 9, второй элемент И 10, второй элемент ИЛИ 11, первый триггер 12 (фиксации начала цикла редактирования), счетчик 13 адреса символа, дешифратор 14 адреса символа, блок 15 сравнения, счетчик 16 адреса метки, первый элемент И-НЕ 17, с третьего по седьмой элементы И 18-22, элемент ИЛИ-НЕ 23, с перво" го по третий блоки 24-26 постоянной памяти, второй и третий блоки 27,28 оперативной памяти, третий элемент ИЛИ 29, дешифратор 30 номера такта редактирования, второй триггер 31 (подготовительного такта цикла редактирования), третий триггер 32 (циклов редактирования), регистр ЗЗ текущего такта редактирования, шифратор 34, второй элемент И-НЕ 35, третий выход 36 третьего блока 26 постоянной памяти, первый выход 37 генератора 2 синхроимпульсов, четвертый выход 38 генератора 2 синхроимпульсов, шестой выход 39 третьего блока 26 постоянной памяти, выход 40 седьмого элемента И 22, выход 41 шестого элемента И 21, выход 42 первого элемента И 3, выход 43 первого блока 8 оперативной памяти, вход 44 первой группы входов устройства, вход 45 второй группы входов устройства, выход 46 триггера 31, выход 47 первого элемента ИЛИ 9, входГенератор 2 представляет собойпоследовательно соединенные генера О тор импульсов, счетчик импульсови шифратор серий синхроимпульсов,Серией синхроимпульсов с, (см.фиг.2) производится синхронизация занесения в регистры 4,6 информации, приходящей с выхода 43 блока 8 на вход коммутатора 5, а также от клавиатуры через вход 44 на второй вход коммутатора 5 и от ЭВМ через О2025 ЗО3540 48 первой группы входов устройства,вход 49 второй группы входов устройства, вход 50 первой группы входовустройства, второй выход 51 регистра33, выход 52 второго элемента И 11, пятый выход 53 генератора 2 синхроимпульсов, выход 54 блока 15 сравнения, второй выход 55 триггера 32, выход 56 коммутатора 5, выход 57 коммутатора 5, выход 58 второго элемента И 10, выход 59 триггера 12,выход 60 второго элемента К-НЕ 35, выходы 61 регистра 6, выход 62 регистра 4, первый выход 63 регистра ЗЗ, выход 64 второго блока 27 оперативной памяти, выход 64 вт орого блока 27 оперативной памяти, выход 65 шифратора 34, выход 66 первого блока 24 постоянной памяти, первый выход 67, второй выход 68 второго бло- ка 25 постоянной памяти, выход 69 дешифратора 30, выход 70 третьегоэлемента ИЛИ 29, первый выход 71 третьего блока 26 постоянной памяти, третий выход 72 регистра 33, выход 73 первого элемента И-НЕ 17, выход 74 счетчика 13 постоянной памяти, четвертый выход 75 третьего блока 26 постоянной памяти, пятый выход 76 третьего блока 26 постоянной памяти, второй выход 77 генератора 2синхроимпульсов, выход 78 счетчика 16, выход 79 дешифратора 14, четвертый выход 80 третьего блока 28 оперативной памяти, выход 81 дешифратора 7, третий выход 82 третьего блока 28 оперативной памяти, второй выход 83 третьего блока 28 оперативной памяти, выход 84 пятого элементаИ 20, первый выход 85 блока 28 оперативной памяти, выход 86 четвертого элемента И 19, выход 87 третьего элемента И 18, третий выход 88 генератора 2 синхроимпульсов, второй выход89 третьего блока 26 постоянной памя.ти, первый выход 90 триггера 32, выход 91 элемента ИЛИ-НЕ 23.1254вход 45 на вход коммутатора 5. Серией синхроимпульсовпроизводится синхронизация сигналов изменения состояния счетчика 13, а также синхронизация занесения кода пробела в регистр 6. Серией синхроимпульсов ь производится синхронизация изме 5нения тактов редактирования, т.е. синхронизируется изменение состояния регистра 33 (с выхода 53 сигнал 0 проходит на третий вход регистра 33), а также синхронизируется занесение информации в триггер 31 (см. первый вход элемента 35 и третий вход триггера 31). Серией синхроимпульсов5 поступающей с выхода 77, производится синхронизация работы блока 8,Коммутатор 5 предназначен для подключения к входам параллельного занесения регистра 4 и 6 информации 20 с четырех направлений: с выхода 43 блока 8 от клавиатуры, от ЭВМ и кода пробела. Код пробела жестко запаян на входах одного из четырех направлений, на фиг.2 это направление не показано. Управление коммутатором 5 осуществляется сигналами,поступившими с выхода 46 триггера 31 и с выхода 47 элемента И 31 И 9.На экран видеоконтрольного блока 30 1 кроме сигнала метки выводится содержимое блока 8. При этом информация из блока 8 оперативной памяти поступает в регистр 6. С выхода 61 регистра 6 эта информация поступает на первый вход блока 1. Код информации, поступивший на первый вход блока 1, попадает на вход генератора символов (содержится в видеоконтрольном блоке 1), который преобразует 40 параллельный код на входе генератора 2 символов в импульсную кодовую последовательность модулирующих импульсов, засвечивающих разворачиваемый на экране блока 1 в соответствии 45 с телевизионным стандартом растр.Блок 8 оперативной памяти содержит коды символов, отображаемые на экране видеоконтрольного блока 1.Счетчики 13 и 16 являются ревер сивными и строятся на элементах типа К 155 ИЕ 7. Количество цепей управления счетчиками, т,е. количество разрядов выхода 73 (оно равно количеству логических элементов в эле менте И-НЕ 17)и выхода 74 определяется количеством необходимых сигналов управления этими счетчиками. 460 4Блок 15 сравнения строится наэлементах поразрядного сравнения,1проинвертированные выходы которыхобъединены по И, Выходной сигналузла 15 используется в качествеодного из признаков перехода (поступает на второй входЪлемента И 18)в качестве одного из сигналов запуска подготовительного такта редактирования (поступает на второй входэлемента И-НЕ 35), а также в блок 1для формирования на экране изображения метки (сигнал поступает навторой вход видеоконтрольного блока1),Блок 24 постоянной памяти представляет собой ПЗУ кодов номеровмикрооперацйй редактирования, блок25 постоянной памяти - ПЗУ кодовномеров переходов, блок 26 - ПЗУкодов микроопераций редактирования.Информационным входом триггера31 является его второй вход, а входом синхронизации - третий вход.Сбрасываются триггеры 31 и 12сигналом с выхода 51 регистра 33.Первым выходом регистра 33 являетсявыход первого разряда этого регистра аРегистр 33 является сдвиговымрегистром с возможностью параллельного занесения информации. Входомпараллельного занесения являетсяпервый вход регистра 33, входомсдвига в первый разряд являетсявторой вход регистра 33, входомсинхронизирующих сигналов являетсятретий вход регистра 33 и четвертыйвход регистра 33 является управляющим входом.ФВыход 36 блока 26 постояннойпамяти предназначен для сигналазанесения кода пробела в регистр 6;выход 37 - для серии синхроимпульсов , , выход 38 - для серии синхроимпульсов с , выход 39 - для сигнала занесения кода из блока 8 в регистр 6; выход 40 - для сигналазанесения кода с выхода коммутатора5 в регистр 6 при выполнении командызанесения кода с выхода блоков 8 врегистр 6, выход 41 - для сигналазанесения кода с выхода коммутатора5 в регистр 6 при выполнении командызанесения кода пробела в регистр 6,выход 42 - для сигнала занесениякода с выхода коммутатора 5 в регистр6 и регистр 4 при выполнении подгото 1254460вительного такта редактирования; выход 43 представляет собой семиразрядную шину, по которой сигналы из блока 8 подаются на вход коммутатора 5вход 44 - семиразрядную шину кода,подключенную к клавиатуре клавиш,по которой сигнал поступает с клавиатуры на вход коммутатора 5; выход45 - семиразрядиую шину кода режимаредактирования, по которой сигналы 1 Опоступают из электронной вычислительной машины на вход коммутатора 5; выход 46 предназначен для сигнала подготовительного такта редактирования,выход 47 - для сигнала управления 15коммутатором 5 вход 48 - для сигнала признака наличия кода режима ре-,дактирования на выходе 44; вход 49 -для сигнала запуска устройства редактирования из электронной вычислительной машины (ЭВМ) вход 50 - длясигнала запуска устройства редактирования с клавиатуры выход 51 - длясигнала сброса триггеров 12 и 13,выход 52 - для сигнала установкитриггера 12, выход 53 - для сериисинхроимпульсов Т (см.фиг.2), выход54 - для сигнала признака равенствакодов в счетчиках 13 и 16, выход 55 для сигнала блокировки запуска подго- ЭОтовительного такта редактированияво время прохождения цикла редактирования выход 56 - для сигнала синхронизации занесения информации с выхода коммутатора 5 в регистр 6 выходы56,57 представляют собой семиразрядную шину с выхода коммутатора 5, выход 58 предназначен для сигнала свыхода элемента 10, выход 59 - длясигнала запуска цикла редактирования;4 Овыход 60 - для сигнала синхронизациизапуска цикла редактирования; выход61 представляет собой семиразряднуювыходную шину регистра 6, выход 62семиразрядную выходную шину регистра 454, выход 63 предназначен для сигналасброса триггера 32, выход 64 пред-ставляет собой четырехразряднуювыходную шину блока 27 адресов входных точек; выход 65 - трехразрядную 50выходную шину шифратора 34; выход66 - пятиразрядную выходную шину кодов номеров микроопераций редактирования; выход 67 - четырехразряднуюшину кода номера перехода, выход 5568 - трехразрядную шину кода номератакта редактирования, в котором происходит переход, выход 69 - восьми" разрядную выходную шину тактов переходов; выход 70 предназначен для сигнала управления параллельным занесением кода выхода 69 в регистр 33; выход 71 представляет собой шину для сигналов управления счетчиком 13, выход 72 - восьмиразрядную выходную шину регистра 33, выход 73 шину для сигналов управления счетчиком 13 (просинхронизированных серий 7 ); выход 74 - одиннадцатиразрядную шину кода адреса блока 8, выход 75 предназначен для сигнала управления чтением /записью из блока 8; выход 76 представляет собой шину управления счетчиком 16", выход 77 предназначен дл." сигнала синхронизации блока 8("м.фиг.2), выход 78 представляет собой одиннадцатиразрядную выходную шину счетчика 16, выход 79 - шестиразрядную выходную шину дешифратора 14, выход 80 - шестиразрядную шину сигналов условных переходов по состоянию счетчика 13, выход 81 - пятиразрядную выходную шину дешифратора 7, выход 82 - пятиразрядную шину сигналов условных переходов по состоянию прочитанного из блока 8 кода, выход 83 предназначен для сигнала условного перехода по признаку равенства счетчиков 13 и 16; выход 84 представляет собой шестиразрядную шину сигналов перехода при наличии положительного значения одного из признаков состояния счетчика 13и соответствующего значения сигнала условного перехода по этому признаку, выход 85 предназначен для сигнала безусловного перехода, выход 86 представляет собой пятиразрядную шину сигналов перехода при наличии положительного значения одного из признаков состояния прочитанного из блока 8 кода и соответствующего значения сигнала условного перехода по этому признаку, выход 87 предназначен для сигнала перехода при надички положительного значения признака равенств счетчиков 13 и 16 и положительного значения сигналаусловного перехода по этому признаку, выход 88 представляет собой шину сигналов синхронизации для формирования изображения на экране видео- контрольного" блока 1 (цепи кадровой, строчной и символьной синхронизации), выход 89 предназначен для сигнала,признака Наличия кода символа для ввода в ЭВМ на выходе 61, выход 90 для сигйала признака наличия цикла редактирования, выход 91 - для сиг-нала занесения информации в ре- гистр 6.Устройство для редактирования алфавита цифровой информации на экране видеоконтрольного блока функционирует следующим образом. 10Устройство для редактирования запускается сигналами, приходящими от клавиатуры по входу 50 и от ЭВМ по входу 49. Эти сигналы поступают на входы элемента 11. Сигналы с выхода 15 элемента 11 устанавливают триггер 12 в состояние запоминания сигнала запуска редактирования.Сигнал с выхода триггера 12 поступает на второй вход триггера 31. На 20 третий вход триггера 31 поступает с выхода элемента 35 сигнал занесения информации. На входы логического элемента 35 поступают сигналы с выхода 54 блока 15 сравнения, со второ го выхода 55 триггера 32 и синхросерия ь с выхода 53 генератора 2.Второй выход триггера 32 является инверсным по отношению к прямому первому выходу триггера 32. Таким образом, триггер 31 установится по заднему фронту (т.е. по переходу из высокого состояния в низкое) импульсапри отсутствии цикла редактирования и при равенстве содержимого 35 счетчиков 13 и 16. Необходимо сказать, что счетчик 13 и счетчик 16 используются также в режиме вывода информации на экран блока 1, На экран блока 1 выводится содержимое 40 блока 8. Поэтому содержимое счетчика 13 адреса блока 8 при отсутствии цикла редактирования постоянно изменяется по мере вывода содержимого блока 8 на экран. Участвуют 45 в выводе информации на экран и некоторые другие элементы устройства редактирования (в частности коммутатор 5 и регистр 6), однако сигналы и элементы, которые управляют 50 выводом на экран на фиг.1 не представлены как не имеющие отношения к работе устройства редактирования.Все эти сигналы (т.е, сигналы управления выводом информации на экран 55 видеоконтрольного блока 1) блокируют- ся при установке триггера 32 цикла редактирования. 460 8Сигналом с выхода 46 триггера 31 устанавливается триггер 32, формируются соответствующие сигналы на четвертом и пятом управляющих входах коммутатора 5, подается сигнал на второй вход элемента И 3 для формирования сигнала занесения информации в регистры 6 и 4, а также подается сигнал на второй вход регистра 33. В следующем такте после подготовительного по заднему фронту импульса серии с сигнал с второго входа регистра 33 сдвигается в первый разряд регистра 33, при этом сбрасываются триггер 12 и триггер 31. За время подготовительного тактав регистр 4 заносится код режима редактирования, а в регистр 6 заносится код числа, которое необходимо занести в блок 8 для последующего вывода на экран блока 1. Информация в регистры 6 и 4 во время подготовительного такта редактирования поступает от клавиатуры по входу 44 или от ЭВМ по входу 45, необходимая для этого коммутация происходит под управлением двух сигналов по входам 46 и 48. Эти сигналы посредством элементов 10 и 9 формируют необходимые сигналы управления на четвертом и пятом входах коммутатора 5,Далее работа устройства редактирования определяется кодом режима редактирования в регистре 4. Код режима редактирования попадает с выхода 62 на вход блока 27 оперативной памяти, содержащего адреса точек вхождения в микропрограммы обработки режимов редактирования. Четыре разряда кода с выхода 64 блока 22 образуют старшую часть адреса микро- команд, входящих в микропрограмму обработки режима редактирования. Мпадшая часть адреса микрскоманд поступает с шифратора 34, который преобразует унитарный код с выхода 72 регистра 33 в двоично-восьмеричный код на выходе 65 шифратора 34. Каждый следующий такт редактирования получается в результате сдвига единицы в регистре 33 из младшего раз" ряда в старший или путем параллельного занесения единицы с выхода 69 в один из разрядов регистра 33. В конце цикла редактирования сигналов с выхода 63 регистра 33 сбрасывается триггер 32, Третьим выходом125463 регистра 33 является выход из старшего восьмого. разряда регистра 33.Микропрограммы обработки режимов . редактирования хранятся в блоках 24-26 постоянной памяти, состоящих из ПЗУ для хранения кодов микроопераций редактирования и ПЗУ для хранения кодов номеров типов переходов и адресов переходов. ПЗУ для хранения кодов микроопераций редактирова- О ния состоит из последовательносоединенных блока 24 и блока 26.Коды номеров типов переходов и адреса переходов хранятся в блоке 25 постоянной памяти. 15Общее количество сигналов навыходах блоков 26 и 25 за один тактТ, (см.фиг.2) соответствует одноймикрокоманде. Каждый выход блока 26соответствует элементарной операции,которую можно совершить за один такт,Общее же количество выходов блока26 постоянной памяти, определяющеемикрооперацию, определяется количест 25вом сигнальных выходов, необходимыхдля,формирования управляемых воздействий микропрограммы обработки режима редактирования на элементы устройства редактирования. В данном слу- Очае это счетчик 13, счетчик 16, блок8, коммутатор 5 и т.д,Использование дополнительно введенных блоков памяти, триггеров отличает предложенное устройство для ре-, дактирования алфавитно-цифровой информации на экране видеоконтрольного блока от прототипа, так как уменьшаются аппаратурные затраты на редакО тирование алфавитно-цифровой информации причем аппаратурные затраты с увеличением числа режима редактирования растут медленнее, чем число режимов при одновременном увеличении 45 быстродействия процедур редактирования. Более высокое быстродействие обеспечивается за счет меньшего количества операций переходов при обработке режимов редактирования, Меньшее количество переходов получается потому, что режимы редактирования обрабатываются внутри одной микропрограммы, а не используются различные микропрограммы операций. Также 55 в предлагаемом устройстве не требуется специальный регистр номера операции и дешифратор номера операции. 460 10 Формула изобретения Устройство для редактирования алфавитно-цифровой информации на экране видеоконтрольного блока, содержащее генератор синхроимпульсов, первый выход которого подключен к первому входу элемента И, выход которогоподключен к управляющему входу регистра кода режима редактирования, информационный вход которого подключен к выходу коммутатора направлений записи, подключенному к информационному входу регистра кода символа, выход которого является первым выходом устройства, подключенным к первому входу видеоконтрольного блока,к входу дешифратора кода символови к первому входу первого блока оперативной памяти, выход которого подключен к первому входу коммутатора направлений записи, второй вход которого является одним из входов первой группы входов устройства, третий вход коммутатора направлений записи является одним из входов второй группы входов устройства, четвертый вход коммутатора направленийзаписи подключен к выходу первогоэлемента ИЛИ, первый вход которогоподключен к выходу второго элементаИ, первый вход которого являетсяодним из входов первой группы входов устройства, одним из входов второй группы входов устройства является первый вход второго элемента ИЛИ, второй вход которого является одним из входов первой группы входов устройства, выход второго элемента ИЛИ подключен к первому входу первого триггера, второй выход генератора синхроимпульсов подключен к второму входу первого блока оперативной памяти, третий вход которого подключен к выходу счетчика адреса символов, подключенному к входу дешифратора адреса символов, к первому входу блока сравнения, второй вход которого подключен к выходу счетчика адреса метки, выход блока сравнения подключен к второму входу видеоконтрольного блока, третий вход которогоподключен к третьему выходу генератора синхроимпульсов, четвертый выход которого подключен к первому входу первого элемента И-НЕ, выход которого подключен к входу счетчика адреса символов, о т л и ч а ю -щ е е с я тем, что, с целью позы 1254460 12шения быстродействия и упрощенияустройства, оно содержит третий, четвертый, пятый, шестой и седьмойэлементы И, элемент ИЛИ-НЕ, первый,второй, третий блоки постоянной памяти, второй и третий блоки оперативной памяти, третий элемент ИЛИ,дешифратор номера такта редактирования, второй и третий триггеры,регистр текущего такта редактирова Ония, шифратор и второй элемент И-НЕ,первый вход которого подключен к пятому выходу генератора синхроимпульсов, соединенному с первым входомрегистра текущего такта редактирования, выход второго элемента И-НЕподключен к первому входу второготриггера, второй вход которого подключен к выходу первого триггера,выход второго триггера подключен к 20пятому входу коммутатора направлений записи, к вторым входам первогои второго элементов И, к второмувходу регистра текущего такта редактирования и к первому входу третьего триггера, первый выход которогоявляется вторым выходом устройства,второй выход третьего триггера подключен к второму входу второго элемента И-НЕ, второй вход третьеготриггера подключен к первому выходурегистра текущего такта редактирования, второй выход которого подключен к второму входу первого триггера и к третьему входу второго триггера, третий выход регистра текущего такта редактирования подключен к входу шифратора, третий вход регистра текущего такта редактированияподключен к выкоду третьего эле 40 мента ИЛИ, первый, второй и третий входы которого подключены соответственно к выходам третьего, четвертого и пятого элементов И, четвертый вход45 третьего элемента ИЛИ подключен к первому выходу третьего блока оперативной памяти, первый вход третьего элемента И подключен к выходу блока сравнения, соединенному с третьим входом второго элемента И-НЕ, первый вход четвертого элемента И подключен к выходу дешифратора кода символов, первый вход пятого элемента Иподключен к выходу дешифратора адреса символов, вторые входы третьего,четвертого и пятого элементов И подключены соответственно к второму,третьему и четвертому выходам третьего блока оперативной памяти, входкоторого подключен к первому выходувторого блока постоянной памяти, второй выход которого подключен к входудешифратора номера такта редактирования, выход которого подключен к четвертому входу регистра текущего такта редактирования, первый вход вто"рого блока постоянной памяти подключен к выходу шифратора, соединенномус первым входом первого блока постоянной памяти, вторые входы первогои второго блоков постоянной памятиподключены к выходу второго блокаоперативной памяти, вход второгоблока оперативной памяти подключенк выходу регистра кода режимов редактирования, выход первого блокапостоянной памяти подключен к входутретьего блока постоянной памяти,первый выход которого подключен квходу первого элемента И-НЕ, второйвыход третьего блока постоянной памяти является третьим выходом устройства, третий выход третьего блокапостоянной памяти подключен к второму входу первого элемента ИЛИ и кпервому входу шестого элемента И,четвертый выход третьего блока постоянной памяти подключен к четвертому входу первого блока оперативнойпамяти, выход третьего блока постоянной памяти подключен к входу счетчика адреса метки, шестой выход третьего блока постоянной памяти подключенк первому входу седьмого элемента Ивторые входы шестого и седьмого элементов И подключены соответственнок четвертому и первому выходам генератора синхроимпульсов, выходы шес"того и седьмого элементов И подключены соответственно к первому и второму входам элементов ИЛИ-НЕ, третийвход которого подключен к выходу первого элемента И, выход элементаИПИ-НЕ подключен к управляющему входу регистра кода символа,/52 Тираж ВНИИПИ Государственногпо делам изобретении 35, Москва, Ж, Раушс 671 комитета СССР и открытий ая наб., д. 4/