Вычислительное устройство

(51) 4 С 06 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ВСЕООЮЗНАЯ рцЕНТНО- ТЕРИЧЕВК Б 1 Б,(1 ИО 1 ЕКАлиьтеГОсудМфстВенный кОмитетПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ ССО(56) Авторское свидетельство СССРВ 794635, кл,С 06 Р 7/52, 1979.Авторское свидетельство СССРВ 1249509, кл. О 06 Р 7/52, 1985.(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО57) Изобретение относится к вычистельной технике и может быть исползовано в качестве операционного блка в специаливированных вычислителразличного назначения, Цель изобрения - расширение функциональных возможностей за счет возможности выполнения произвольной операции, являющейся суперпозицией операций умножения, деления и извлечения квадратного корня, над тремя переменными. Устройство содержит регистры 1-3 операндов, генератор 4 тактовых импульсов, схему 5 сравнения, умножитель 6, регистрпоследовательных приближений, коммутаторы 8-13, буферные регистры 14-.16, узел 17,управления, входы 18- 20 операндов, информационные выходы 21 и 22, вход 23 запуска, выход 24 сигнала окончания работы. Узел 17 кчеет входы 25 и 26 и выходы 27-40, 3 илИзобретение относится к вычислительной технике и может быть использовано в качестве операционного блока в специализированных вычислителях различного назначения.Цель изобретения " расширение Функциональных возможностей за счет возможности выполнения произвольной операции, являющейся суперпозицией 10 операций умноженияделения и извлечения квадратного корня, над тремя переменными,На фиг,1 показана функциональная схема предлагаемого вычислительного 15 устройства: на фиг.2 - схема устройства, осуществляющего операциюАх = в; на фиг.3 - схема устройВСства, осуществляющего операцию 20Ах-1 В СУстройство содержит регистры 1-3операндов, генератор 4 тактовых им.25пульсов, схему 5 сравнения, умножитель 6, регистр 7 послддовательныхприближений, коммутаторы 8-1.3, буферные регистры 14-16, узел 17 управления, :входы; 18 - 20 операндов А,В,ЗОС, информационные выходы 21 и 22,вход 23 запуска, выход 24 сигналаокончания работы. Узел 17 имеет входы 25 и 26 и выходы 27-40,По входам 18 - 20 в устройство вводятся три операнда А,В,С. Устройствоспособно с помощью соответствующихкоммутаций осуществлять операцииумножения, деления и извлечения квад-.ратного корця и осуществлять их промежуточное запоминание в регистрах 144016, Дпя осуществления умножения операнды с помощью соответствующих управляющих сигналов коммутируются навходы умножителя 6, а результат снимаФ 45ется с выхода 22, Для осуществления,деления делимое коммутируется на одинвход схемы 5 сравнения, на другойвход которой поступает с выхода уяножителя 6 произведение скоммутированных на его входы делителя и кода .с 50выхода регистра 7, результат формируется на выходе 21, Для осуществления извлечения квадратного корня подкоренное значение коммутируется наодин вход схемы 5 сравнения, на другой вход которой поступает с выходаумножителя 6 квадрат значения кода1регистра 7, скоммутированного на оба его входа. Узел 17 может быть выпол-. нен как микропрограммно, так и аппаратно. При реализации конкретных функций часть оборудования может быть исключена, как избыточная, Более подробно работа устройства показана на примере реализации . двух конкретныхА Афункций х = -- и хВ СУстройствореализующее функциюАх = -- , изображено на фиг.2. Как видно из сравнения с общей схемой (фиг.1)из него исключены избыточные. в данном случае коммутаторы 10-13, регистры 14 и 16 и соответствующие; им управляющие сигналы. Узел 17 содержит ждущий мультивибратор 41, форми-. рователь 42 импульса и триггер 43.Устройство работает следующим образом.Передний фронт импульса запуска с входа 23 приводит устройство в исходное состояние, устанавливая на выходе ВБ-триггера 43 высокий уровень сигнала. При этом обеспечивается подключение к выходам коммутаторов 8 и 9 их первых информационных входов. Одновременно передний фронт импульса запуска фиксирует в регистрах 1 - 3 значения двоичных кодов соответственно операндов А, В и С.Задним фронтом импульса запуска запускается ждущий мультивибратор 41; формирующий импульс, длительность которого должна быть не меньше времени до появления результата операции ВеС на выходе умножителя 6. По заднему Фронту импульса с выхода ждущего мультивибратора 41 Формирователем 42 вырабатывается короткий одиночный импульс, длительность которого должна быть не меньше периода тактовых импульсов генератора 4. Этот импульс своим передним фронтом фикси" рует результат операции В С в регистре 15 и сбрасывает выход триг-. гера 43 на низкий уровень сигнала, чем обеспечивается подключение к вы" ходйю коммутаторов 8 и 9 их вторых информационных входов, Кроме того, появление указанного импульса на входе запуска регистра 7 последовательных приближений обеспечивает его запуск на цикл работы. Причем, в момент запуска выход сигнала о конце преобразования регистра 7 последова40 45 видно из сравнения с общей схемой (фиг.1), из него исключены избыточные в данном случае коммутаторы 11 13, регистр 14 и соответствующие имуправляющие сй 1"налы, Увел 17 содержит 50 ждущий мультиаибратор 41, формирователь 42 импульса, триггер 43, элемент ИЛИ 44, триггер 45, элемент ИЛИ 46, элементы И 47 и 48, ждущий мультивибратор 49, формирователь 50 импульсов. 55Устройство работает следующим об" разом.Передний фронт сигнала запуска по входу 23 приводит устройство в ис 5 15221 тельных приближений устанавливается на высокий уровень, Затем за число тактов, на единицу большее числа разрядов регистра 7 последовательных5 приближений, осуществляется выполАкение операции - В СНа первом такте производится умножение двоичного числа 0111, посту Олающего на вход умножителя 6 с выхода регистра 7 последовательных приближений, на число ВюС; - код которого поступает на вход умножителя 6 свыхода регистра 15. Результат указанной операции сравнивается на схеме 5 сравнения с двоичным кодом числа А, поступающего на схему 5 сравнения с выхода регистра 3.Результат сравнения поступает на20информационный вход регистра 7 после,":,довательных приближений и в началевторого такта записывается в егостарший разряд, при этом следующий25. разряд устанавливается в нуль, т.ена выходе регистра 7 последовательных приближений устанавливается двоичный код в зависимости от результата сравнения 10111 или 00111.Аналогично происходит заполнениепоследующих разрядов регистра 7 последовательных приближений,По окончании последнего тактапреобразования выход сигнала о концепреобразования регистра 7 последовательных приближений сбрасывается нанизкий уровень, что свидетельствуето готовности результата вычисления А95 6ходное состояние, сбрасывая прямой выход НБ-триггеров 43 и 45 на низкий уровень сигнала. При этом коммутаторами 8-10 обеспечивается подключение к их выходам первых информационных входов. Задний фронт сигнала запуска, поступая на управляющие входы регистров 1 - 3, фиксирует в них соответственно значения двоичных кодов операндов А,С и В, Этим же задним фронтом сигнала запуска запускается ждущий мультивибратор 41, длительность формируемого импульса которого должна быть не меньше времени до появления результата операций Вф С на выходе умножителя 6. По заднему фронту импульса с выхода ждущего мультивибратора 41 формирователем 42 вырабатывается короткий одиночный импульс, фиксирующий результат, операции В С в регистре 16. При этом на прямом выхо., де БЯ-триггеров 43 и 45 устанавливается высокий уровень сигнала, который обеспечивает подключение к выходам коммутаторов 8 - 10 вторых информационных входов, а также запуска" ется ждущий мультивибратор 49, которым формируется импульс, длительность которого должна быть не меньше периода тактовых импульсов генератора 4 Последнее обеспечивает запуск регистра 7 последовательных приближений на цикл работы. Причем, в момент за-пуска выход сигнала о конце преобразо- . вания регистра 7 последовательных приближений устанавливается на высокий уровень, Затем за число тактов, на единицу большее числа разрядов регистра 7 последовательных приближений, осуществляется выполнение операции 4 В С. На первом такте осуществляется возведение в квадрат двоичного числа 0111, поступающего с выхода регистра 7 последовательных приближений через коммутаторы 8 и 9 на входы умножителя 6, и сравнение результата указанной операции на схеме 5 сравнения . с двоичным кодом числа ВС, поступающего на схему 5 сравнения через коммутатор 1 0 с регистра 16. Результат сравнения поступает на информационный вход регистра 7 последо вательных приближений и в начале второго такта записывается в его старший разряд, при :этом следующий разряд устанавливается, в нуль, т,е. устанавливается двоичный код в зависимости от результата сравнения 10111 или 00111. Аналогично происходитзаполнение последующих разрядов регистра 7 последовательных приближений, По окончании последнего тактапреобразования выход сигнала о кон 5це преобразования регистра 7 последовательных приближений сбрасываетсяна низкий уровень, что стимулируетвыработку формирователем 59 короткого одиночного импульса, который, проходя через элемент И 47 и элементИЛИ 44, фиксирует в регистре 15 результат выполнения операции В Си сбрасывает прямой выход ВБ-тригге5ра 42 на низкий уровень., что обеспечивает подключение к выходам коммутаторов 9 и 10 первых информационныхвходов. Одновременно короткий импульсс выхода формирователя 50, проходячерез элемент И 47 и элемент ИЛИ 46,вновь запускает ждущий мультивибратор 49, обеспечивающий запуск регистра 7 последовательных приближений нановый цикл преобразования, который 25аналогичен первому циклу, с той лишьразницей, что двоичные коды с вьгхода регистра 7 последовательных приближений перемножаются с кодом числа -В С, поступающего на умножитель6 через коммутатор 9 с выхода регистра 15, а результаты перемножения сравниваются на схеме 5 сравнения с двоичными кодами операнда А, поступающего на схему 5 сравнения через коммутатор 10 с выхода регистра 1. Тем35самым устройством вычисляется частноеАот деления -. По окончании пос;4 в следнего такта преобразования формирователем 50 вновь вырабатывается короткий импульс, который, в этом случае, проходит через элемент И 48 навыход 24, чем свидетельствует о готовности результата вычисления функАции х = --- на выходе 21,4 В С формула изобретения50Зычислительное устройство, содержащее три регистра операндов, схему сравнения, умножитель, регистр последовательных приближений, генератор тактовых импульсов, первый коммутатор и узел управления, причем выход генератора тактовых импульсов соединен с тактовым входом регистра последовательных приближений, информационный выход которого соединен спервым информационным выходом устройства, информационные входы первого,второго и третьего регистров операндов соединены соответственно с вхо;дами первого второго и третьегооперандов устройства, выход умножителя соединен с первым входом схемысравнения и вторым информационнымвы-,ходом устройства, выход схемы сравнения соединен с информационнымвходом регистра последовательных приближений, сигнальный выход которогосоединен с первым входом узла управления, второй вход которого соединенс входом запуска устройства, а первый выход соединен с входом запускарегистра последовательных приблжкений, второй, третий и четвертый выходы узла управления соединены с управляющими входами соответственно первого,второго и третьего регистров опе 1рандов, выход третьего регистра операнда соединен с первым информационным входом первого коммутатора, управляющий вход которого соединен спятым выходом узла управления, а выход подключен к первому входу умножителя, о т л и ч а ю щ е е с я тем,что, с целью, расширения функциональ"ных возможностей за счет возможностивыполнения произвольной операции,являющейся суперпозицией операцийумножения, деления и извлечения квадратного корня, над тремя переменнымив устройство введены три буферных ретгистра и коммутаторы с второго пошестой, причем выходы второго и первого регистров операндов соединеныс первыми информационными входамивторого и третьего коммутаторов, выходы которых соединены соответственно с вторыми входами умножителя и схемы сравнения, информационные входыпервого, второго и третьего буферныхрегистров соединены с выходами соответственно четвертого, пятого и шестого коммутаторов, а выходы подключены к вторым информационным входамсоответственно первого, второго итретьего коммутаторов, информационный выход регистра последовательныхприближений соединен с первыми информационными входами четвертого, пятого и шестого коммутаторов, вторьщ информационные входы которых подключены9 1 5221 95 10к выходу умножителя, управляющие вхо- ходами узла управления с шестого по ды буферных регистров с первого по тринадцатый, четырнадцатый выход котретий и коммутаторов с второго по торого соединен с выходом сигнала шестой соединены соответственно с вы- окончания работы устройства.51522195 актор ектор Т.Малец арфе но водственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 Составите Техред М,аз 6963/45 Тираж 668ИИПИ Государственного комитета и113035, Москва, ЯБерезкинич обретениРаушска Под и отк аб., дое ям при ГкпТ ССС 5