Устройство для контроля и диагностики логических блоков

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) (11 6 Г 11/26 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР В 980027, кл. С 01 К 31(28, 1981.Авторское свидетельство СССР 9 960825, кл. С 06 Г 11/16, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСТИКИ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к области вычислительной техники и предназначено для тестового контроля и диагнос" тики логических блоков. Цель изобретения - расширение номенклатуры контролируемых блоков и расширение функциональных возможностей за счет организации дополнительных режимов контроля. Устройство содержит блок сопря 1 жения, блок задания программы контроля, блок дешифрации команд, блок управления, блок задания опорных напряжений, регистр сдвига, коммутатор, сумматор, каналы по числу выводов проверяемого блока, дешифратор, блок коммутации, блок коммутаторов, блоки памяти тестов, результатов, входов- выходов. Введение в устройство блока контроля времяимпульсных параметров, блоков памяти маски, структур состояния, признака измерения длительности, признака выдачи импульсов, элемента ИЛИ, дешифратора результата и блока задания нагрузки позволяет контролировать .параметры входных и выходных д сигналов, длительность импульсов,Я задавать различные режимы контроля и осуществлять диагностику методом сигнатурного анализа, подключаясь к С контрольным точкам с помощью щупа 2 з.п. ф-лы, 5 ил,считывания из блока 8 памяти тестов,Блок 9 памяти подготовлен к записирезультатов состоянием "1" триггера66 по линии 148. Кроме того, импульсс элемента 76 задержки через элементИ 54 устанавливает триггер 67 в "0",элемент И 51 закрывается, следующийимпульс с генератора 56 проходит через элемент И 50 и добавляет к содержимому счетчика 69 адреса "1" для обращения к блокам 8,10 и 1 - 21 памяти в следующем такте. Состояние Д. Выдача через вывод(ы) 15 26 заданного числа импульсов. В этом случае на заданном адресе в соответствующем данному выводу разряде выходного кода с блока 20 памяти признака выдачи импульсов считывается "1", по которой через элемент 20 ИЛИ 22 триггер 68 БУ 4 устанавливается в , Состояние "1" триггера 68по линии 137 поступает в блок 3 сопряжения, а оттуда в блок 1 и определяет начало режима загрузки блока23, Блок 1 передает командные и информационные сообщения в блок 23По командным сообщениям блок 5 формирует сигналы разрешения занесения в управляемый генератор 27 кода фазы импульсов по линии 129, а в вычитающий счетчик 38 - кода числа импульсов по линии 119.После записи информации в блок 23 с управляемой задержки 74 формируется импульс считывания с блоков 10 и 17 - 19 памяти и через задержку на элементе 77 с блока 8 памяти тестов, Кроме того импульс с управляемой задержки 74 поступает в блок 23 и устанавливает триггер 37 в состояние1", которое определяет начало выда-. чи пачки импульсов, Импульсы с управляемого генератора 2 через подготов ленный элемент И 34 проходят на тевыводы 26, в которых замкнуты ключи28, управляемые блоком 20 памятипризнака выдачи импульсов, и параллельно поступают на вычитающий входсчетчика 38. При достижении счетчиком 38 нулевого состояния через элемент ИЛИ 40 триггер 37 устанавливается в "0", элемент И 34 закрывается, и прекращается выдача импульсов на выводы 26. Ранее сформированный элементом 77 задержки импульс считывания из блока 8 памяти тестов посту 17 12954 зультата записываются в блок 9 памяти по адресу, совпадающему с адресом 01 18пает на вход элемента 75 задержки, формирующего импульс на своем выходе через время, равное максимальному времени работы блока 23Импульс 120 с элемента 75 задержки опрашивает узел 41 Фиксации результата, на второй вход которого поступает сигнал с триггера 37. Если триггер 37 устанавливается в "0", на выходе узла 41 фиксации результата появляется сигнал "Годен", в противном случае - 11 11Брак . Кроме того, импульс с элемента 75 задержки через элемент ИЛИ 60 устанавливает триггер 68 в "О", разрешая прохождение импульса с генератора 56 через элемент И 51 на опрос дешифратора 16 результата и затем через задержку 76 на запись результатов с дешифратора 16 в блок 9 памяти результата. Импульс с элемента 75 поступает также в блок 3 сопряжения на сброс режима работы блока 23, В случае результата "Годен" с блока 23 элемент И 54 подготовлен, и импульс 117 с элемента 76 через элемент И 54 устанавливает триггер 67 в "0", разрешая прохождение импульса с генератора 56 через элемент И 50 на добавление единицы в счетчик 69 адреса и считывание информации из блоков 8, О и 17 - 21 для следующего ТН. В случае результата "Брак" с блока 23 импульсы навыводы 26 не поступалиили поступили не все) элемент И 54 не подготовлен и триггер 67 не устанавливается в "0", в результате информа" ция для следующего ТН с блоков 8, 10 и 17 - 21 памяти не считывается. Но в этом случае через элемент НЕ 61 подготавливается элемент И 49, импульс с которого по линии 134 поступает на запись результата из блока 23 в 16-й разряд регистра 95 через ключ 97 и в блок 3 сопряжения. Из блока 3 сопряжения этот импульс поступает в блок 1 и подготавливает его к приему результата. Кроме того, сигнал с выхода элемента И 49 устанавливает триггер б 5 БУ 4 в "1", Сигнал "1" триггера 65 по линии 122 определяет направление сдвига из регистра 95 через элемент 4 ИИЛИ 96 в блок 3.Блок 1 посылает команду "Передачарезультата" в блок 3, которая поступает в блок 5, и по сигналу 123 и с его выхода триггер 64 БУ 4 устанавли- вается в "1", разрешая прохождение импульсов с генератора 55 через эле 19 129менты И 52 и 46 по линии 105 в блок3 для синхронизаций приема результата последовательным кодом иэ регистра 95, а через элемент ИЛИ 57 по линии 106 . - на сдвиговый вход регистра 95. После прохождения восьми импульсов со счетчика 70 байтов сигнал124 поступает в блок 3, а оттуда -в блок 1 на сброс готовности к приему результата. Кроме того, этот сигнал через подготовленный элементИ 43 по линии 125 сопровождает передачу результата из блока 3 сопряжения в блок 1.Состояние Е, Прием импульсногосигнала и контроль его длительности.В отличие от предыдущего состояниеЕ определяется появлением "1" в соответствующем разряде кода, считанногоиз блока 21 памяти признака измерения длительности. Аналогично состоянию Д триггер 68 устанавливается в"1", определяя тем самым начало режима работы блока 23,Блок 1 через блок 3 сопряжения ирегистровый блок 6 передает информацию в блок 23. В регистры 30 и 31 полинии 132 заносятся коды нижней иверхней границ длительности контролируемого импульса на фоке команд126 и 127, По команде 139 в управляемый генератор 27 по линии 132 записывается .код частоты заполнения. Узел42 вьщеления фронтов по команде 118с блока 5 настраивается на вьщелениес одного иэ выводов 26 импульса., ко. торый поступает через соответствующий ключ 29. Замыкается тот ключ 29,на который поступает "1" с блока 21,по этому же сигналу обнуляется счетчик 39. После записи информации вблок 23 на выходе элемента 74 Формируется сигнал 115 считывания с блоков 1 О и 17 - 19 памяти, а через элемент 77 задержки - сигнал 135 считывания с блока 8 памяти тестов. Передний фронт импульса с ОК черезузел 42 выделения фронтов устанавливает триггер 36 в "1", что обеспечивает прохождение импульсов заполнения с управляемого генератора 27 через элемент И 35 на счетный входсчетчика 3935 50 Состояние И. Выдача на ОК через 1-й вывод непрерывной последовательности импульсов до момента прихода перепада напряжения заданной фазы на 1-й вывод. На заданном адресе одновременно считываются сигналы "1" вразряде выходного кода блока 20 памяти, соответствующего -му выводу, и в разряде выходного кода блока 21 памяти, соответствующего 5-му выводу, Этими сигналами через первую 28 ивторую 29 группы ключевых элементов -й и 1-й выводы соединяются соответственно с выходом элемента И 34 и входом узла 42 выделения фронтов импульсов. В дальнейшем работа х-го вывода совпадает с работой в состоянии Д. Отличие заключается в том, что с блока 5 на счетчик 38 во время записи информации в блок 23 поступает ко 5401 20счетчика 39 и регистра 30 схема 32формирует сигнал, который запоминается узлом 4 фиксации результата.Вторая схема 33 сравнения Формирует 5 второй сигнал прн совпадении кодовсчетчика 39 и регистра 31, если кэтому моменту времени задний фронтконтролируемого импульса через узел42 выделения фронтов не переключает 10 триггер 36 в "0" и не отключает темсамым управляемый генератор 27 отвхода счетчика 39, На выходе узла41 Фиксации результата появляетсясигнал "Годен" в том спучае, если нанего поступает только сигнал со схемы 32 сравнения. Если на узел 41 фиксации результата не поступает никаких сигналов, или поступает сигналсо схемы 33 сравнения, то на его выходе появляется сигнал "Брак". Работа устройства после получения сигналов "Годен" или "Брак" аналогичнаработе в состоянии Д. Отличие заключается в том, что в случае формирования сигнала "Брак", импульс с выходаэлемента 75 задержки БУ 4 проходитне только на опрос узла 41, но инаустановку триггера 36 в "0", прекращая тем самым подачу импульсов насчетчик 39. С разрядов блоков 20, 17и 18 памяти, соответствующих выводу,находящемуся в состоянии Е, считывается "О".155 Состояние счетчика 39 сравнивается первой 32 и второй 33 схемами сравнения с нижней и верхней границами, содержащимися в регистрах 30 и 31. В момент совпадения кодов манда "Блокировка", по которой счетчик. 38 устанавливается в состояние,отличное от нулевого, и закрываетсяпо счетному входу. В это же время вуправляемый генератор 27 по линии21 129 132 заносится код фазы импульсов, посылаемых через 1-й вывод, а узел 42 по команде 118 с блока 5 настраивается на прием с 3-го вывода заданного перепада напряжения. С выхода элемента 74 формируется сигнал считывания из блоков.10 и 17 - 19, а через элемент 77 задержки - сигнал считывания иэ блока 8, Кроме того, сигнал с выхода элемента 74 по линии 115 поступает в блок 23 и устанавливает триггер 37 в "1", разрешая прохождение импульсов с генератора 27 через элемент И 34 и первую группу ключевых элементов 28 на 1-й вывод. Импульсы поступают до появления на 3-м выводе ОК ожидаемого перепада напряжения, который через один из ключей 29 и узел 42 выделения фронтов поступает на вход элемента ИЛИ 40, сигнал с выхода которого устанавливает триггер 37 в "О" и закрывает элемент И 34. Если ожидаемый перепад напряжения в течение времени, определяемого элементом 75 задержки БУ 4, не появится, по импульсу опроса с элемента 75 сигнал 1 О поступает в узел 41 фиксации результата, который вырабатывает сигнал "Брак", а триггер 37 через элемент ИЛИ 40 устанавливается в О", запрещая выдачу импульсов на 1-й вывод. В дальнейшем работа в состоянии И совпадает с работой в состоянии Д.Работа устройства на последующих ТН происходит аналогично указанной работе на первом ТН. Считывание информации из блоков 8, 1 О и 17 - 21 памяти и запись результатов в блок 9 памяти идет до совпадения содержимого счетчика 69 адреса и регистра 73 конечного адреса, после чего срабатывает схема 71 сравнения, сигнал с которой поступает через элемент ИЛИ 58 на запись содержимого регистра 72 начального адреса в счетчик 69, через подготовленный элемент И 47 на установку триггера 65 в "1", а триггера 66 - в "0"Состояние "О" триггера бб запрещает прохождение импульсов с генератора 56 через элемент И 50 на считывание информации из блоков 8, 10 и 1 - 21 памяти и по линии 148 подготавливает блок 9 памяти результата к чтению, Кроме того, сигнал 130 со схемы 71 сравнения через блок 3 поступает в 540 22блок 1 и подготавпивает его к приему результата.Состояние "1" триггера 65 по линии 122 определяет направление сдвига информации из регистра 95 через элемент 4 ИИЛИ 96 в блок 3. Кроме того, "1" с триггера 65 подготавливает элементы И 43 и 48, Блок 1 вслучае задания программы одноразового нециклического контроля посыпает команду 108 "Последний байт" черезблок 5 дешифрации команд в БУ 4 навход элемента И 48. С выхода элемента И 48 в регистр 95 поступает команда 133 на занесение в регистр 95результата контроля по первому ТНиз блока 9 памяти результата, Команда 108, кроме того, через элементИЛИ 59 увеличивает на единицу содер жимое счетчика 69 адреса. Затем блок1 посылает команду 123 "Передача результата" через блок 5 в БУ 4 на установку в "1" триггера 64, в результате запускается схема формирования 25восьми импульсов сдвига (триггер64, генератор 55, элементы И 52 и 46,счетчик 70 байтов, элемент ИЛИ 57).После восьмого импульса сигнал с выхода счетчика 70 устанавливает в "О"триггер 64, запрещая формированиеимпульсов сдвига, и возбуждает элемент И 43, сигнал 125 с выхода. которого поступает в блок 3 сопряженияв виде команды, сопровождающей пере дачу байта результата в блок 1. После того блок 1 снова посылает команду Передача результата" и так дотех пор, пока результаты контроля попервому ТН не передадутся из регист ра 95 блока б в блок 1. Затем блок 1посылает команду 108 "Последний байт",по которой в регистр 95 записываютсярезультаты по второму ТН из блока 9памяти результатов, содержимое счет чика 69 увеличивается на единицу,после чего опять посылается команда"Передача результата" и т.д., покарезультаты по всем ТН не передадутсяиэ блока 9 памяти в блок 1.50После передачи всех результатовсигнал 130 с вьгхода схемы 71 сравнения в БУ 4 устанавливает триггер 65в "О", через элемент ИЛИ 58 заноситв счетчик 69 адреса содержимое регистра 72 начального адреса и поступает через блок 3 сопряжения в блокв результате прекращается передача результатов, Результаты Контроля55 23 12высвечиваются на индикационном таблоблока 1,Режим останова по номеру наборареализуется за счет записи в регистр73 конечного адреса БУ 4 номера набора, на котором необходимо остановиться.Циклический режим реализуется путем посылки команды 112 "Цикл" послезанесения информации в блоки 8, 10и 17 - 2 памяти. В этом случае устанавливается в "1" триггер 62, элемент И 47 закрывается, в результатепосле выдачи всех ТН на ОК сигнал сосхемы 71 сравнения через элемент 47не проходит, а триггер 66 не обнуляется, т.е. нет запрета на прохождение импульсов с генератора 56 черезэлемент И 50. Поэтому происходит циклическое считывание ТН на ОК.В режиме поиска неисправностейпосле записи информации в блоки 8,10 и 17 - 21 памяти из блока 1 черезблок 5 в БУ 4 посылается команда 113"Диагностика", которая устанавливаеттриггер 63 БУ 4 в "1". Сигнал с триггера 63 запрещает работу элементаИ 48 и разрешает работу элементаИ 53.Режим диагностирования может бытьорганизован двояко (задается переключателем 24 путем коммутации нулевогопотенциала на входы 144 и 145 коммутатора 2) - получение 16-разряднойсвертки - сигнатуры (0на линии145 и "1" на линии 144) и получениекода сигналов с выбранного элементаОК ("0" на линии 144 и "1" на линии 145)1Для получения сигнатуры щуп 25устанавливается на выход элементаОК, с которого необходимо снять сигнатуру, после чего устройство запускается. Работа устройства протекаетаналогично режиму одноразового тестового контроля. Отличие заключаетсяв том, что сигнал с элемента 76 задержки проходит через элемент И 53и через элемент ИЛИ 57 на сдвиговыйвход регистра 95 блока 6. Сигнал свыхода элемента 76 задержки появляется с частотой считывания ТН из блоков 8, 10 и 7 - 21 памяти, и импульсы сдвига в регистр 95 поступают стакой же частотой. Сигналы со щупа25 через сумматор 7 и элемент 2 И 2 ИЛИ коммутатора 2 поступают на последовательный вход регистра 95. С 95401 24 7-9-12- и6-го разрядов регистра 95заведены обратные связи на сумматор7, где происходит их сложение по модулю два с входной последовательностью. По окончании выдачи всех ТН впервых 16-ти разрядах регистра 95образуется сигнатура, Затем по команде Передача результата" сигнатура побайтно передается в блок 1. После того отыскивается адрес заданного элемента в списке связей и сравнивается эталонная сигнатура на выходе этого элемента с реальной, полученной из устройства.При несовпадении сигнатур щуп 25 устанавливается на входе указанногоэлемента. Снимается реальная сигнатура и сравнивается с эталонной.Совпадение сигнатур на входе элемента и имевшее перед этим несовпадение на выходе означает, что диагностируемый элемент неисправен. Сигнатура с высокой достоверностьюпозволяет установить, был ли сбой в работе контролируемого элемента приподаче на него длинной последовательности "1" и "0", что в большинстве случаев позволяет локализоватьнеисправный элемент. Но иногда необходимо установить на каком такте произошел сбой, например при отладкеразрабатываемых логических блоков.Тогда надо запомнить без свертки всюпоследовательность логических состояЗ 5 ний с вывода ОК. В этом случае применяют второй метод диагностирования.При этом входная последовательностьсо щупа 25 поступает не на суьпкатор, а непосредственно через элемент 40 2 ИИЛИ коммутатора 2 - на последовательный информационный вход регистра 95. По окончании выдачи ТН в регистре 95 записывается ш-разряднаяпоследовательность, где ш- число ТН.45 Затем происходит передача ш-разрядной последовательности из регистра95 через элемент 4 ИИЛИ 96 в блок 1,который выводит эту последовательность на индикационное табло.50 Из регистра 95 в блок 3 сопряжения через элемент 4 ИИЛИ 96 передается четыре вида информации: п-разрядный результат контроля ОК при наличии разрешающих сигналов 121, 122 и 141 на входах элемента 4 ИИЛИ 96; одноразрядный результат контроля, поступающий из блока 23, при наличии разрешающих сигналов 122, 141 и 342;25 129540116-разрядная сигнатура при наличии , вразрешающих сигналов 122, 144 и 140;ш-разрядная последовательность логических состояний с вывода ОК при на- зличии разрешающих сигналов 122, 145и 140,Основным преимуществом предлагаемого устройства является возможность,которую оно предоставляет для охватаавтоматизированным тестовым контро 1лем более широкого класса логическихблоков, а именно блоков, содержащихсчетчики без установочных входов, атакже блоков, содержащих элементы свыводами типа "Магистраль", напримермикропроцессорные структуры, микросхемы КМОП серий. 2 ь Формула изобретения 1. Устройство для контроля и диагностики логических блоков, содержащее блок задания программы контроля, коммутатор, блок сопряжения, блок управления, блок дешифрации команд, регистр сдвига, сумматор, блок памяти тестов, блок памяти результатов, блок памяти входов-выходов, блок компараторов, дешифратор, блок коммутации, блок задания опорных напряжений, причем первый и второй информационные входы-выходы блока сопряжения соединены соответственно с информацио 11 ными входами-выходами блока задания программы контроля и регистра сдвига, вход записи-чтения которого соединен с первым выходом блока управления а выход параллельного кода - с информационными входами блоков памяти тестов и входов-выходов, входы чтения которых и вход чтения блока памяти результатов соединены с вторым выходом блока управления, а входы записи - с соответствующими выходами блока дешифрации команд, информационный вход которого соединен с информационным выходом блока сопряжения, управляющий вход-выходкоторого соединен с первым входом-выходом блока управления, второй вход-выход которого соединен с входом опроса и группой выходов блока дешифрации команд, выход коммутатора соединен с вхоцом последовательного кода регистра сдвига, выходы разрядов которого соетинены с первым входом сумматора, второй вход которого и первый информационный вход коммутатора соединены с 30 35 40 45 Я 5 ыходом щупа управляющий вход коммутатора через переключатель соединен с шиной н 1 левогс потенциала, вы - :од блока памяти результата соединен с входом параллельного кода регистра сдвига, выход дешифратора соединенуправляющим входом блока коммутации, группа выходов которого является группой выхоцов устройства для подключения к выводам контролируемоо блока группа информационных входов блока коммутации соединена с выходом блока задания опорных напряжений и первой группой информационных входов блока компараторов, вторая группа информационных входов которого соединена с группой входов устройства для подключения к вьводам контролируемого блока, первый и второй входы дешифратора соединены соответственно с выходами блоков памяти тЕСтОВ И ВХог;ОВ-ГЫХОДОВ, О т Л И - ч а ю щ е е с я тем. что, с целью расширения номенклатуры контролируемых блоков и расширения Функциональных возможностей за счет организации дополнительных режимов контроляустройство содержит блок заданиянагрузок, дешифратор результата, блоки памяти маски, состояний, структуры, блок памяти признака выдачи им -пульсов, блок памяти признака измерения длиты 1 ьности, элемент ИЛИ иблок контроля времяимпульсных пара -метров, причем входы записи и чтения блока памяти признака выдачи импульсов, блока памяти признака измерения длительности, блока памятисостояний блока памя,и маски и блока памяти струкГуры соедипены соот -ветственно с выходами блока дешифрации команды и вторым выхог.ом блокауправления, третий выход которого ивыходы блоков памяти тестов, состояний и маски соедииень 1 с первым, вторым, третьим и четвертым входами дешифра 1 Ора, выход и пятый Вход которого соединены соответственно с ипфор 1мационным входом блока памяти результата и выходом блока компараторов,управляющий вход которого соединенс выходом блока памяти структуры,третьим входом дешиФратора и первымуправляющим входом блока задания нагрузки ьторой и третий управляющие СОЕДИНЕНЫ СООТВЕТСТ- венно с выходами блоков памяти тестов и входов-выходов, информационныйвход и выход блока задания нагрузоксоединены соответственно с выходомблока задания опорных напряжений ис группой выходов устройства для подключения выводов контролируемого блока, информационные входы блока памяти признака выдачи импульсов, блокапамяти признака измерения длительности, блоков памяти маски, состояний иструктуры соединены с выходом парал лельного кода регистра сдвига, второй информационный вход-выход которого соединен с информационным входомвыходом блока контроля времяимпульсных параметров, управляющий вход-выход которого соединен с третьим входом-выходом блока управления, выходыблоков памяти признака выдачи импульсов и измерения длительности соединены с первым и вторым коммутирующимивходами блока контроля времячмпульсных гараметров и входами элемента ИЛИ, выход которого соединен с входом блока управления, выход суммато 25 ра соединен с вторым информационным входом коммутатора, группа информационных входов и стробирующий вход блока контроля времяимпульсных параметров соединены соответственно с группой входов устройства для подключения выводов контролируемого блока и соответствующим выходом блока де шифрации команд.2. Устройство по п,1, о т л ич а ю ш е е с я тем, что блок контроля времяимпульсных параметров содержит управляемый генератор импульсов, две группы ключевых элементов,два регистра, две схемы сравнения, Одва элемента И, два триггера, вычитающий и суммирующий счетчики, элемент ИЛИ, узел Фиксации результата иузел выделения фронтов импульсов,причем информационные входы ключевыхэлементов первой и второй групп образуют группу информационных входов блока, управляющие входы ключевых ,элементов первой и второй групп являются соответственно первым и вторым коммутирующими входами блока,выходы ключевых элементов первойгруппы и выходы первого элемента Иобъединены и подключены к счетномувходу вычитающего счетчика, информационный вход которого, вход задания частоты управляемого генератора импульсов, выход узла фиксации результата и информационные входы первого и второго регистров образуют информационный вход-выход блока, входы записи и сброса вычитающего счетчика, вход установки фазы узла выделения Фронтов импульсов, синхровходы первого и второго регистров, вход установки фазы импульса и синхровход управляемого генератора импульсов образуют стробирующий вход блока, вход опроса узла Фиксации результата, синхровход первого триггера, установочный вход второго триггера, первый вход элемента ИЛИ и выход результата узла фиксации результата образуют управляющий вход-выход блока, вход разрешения счета суммирующего счетчика соединен с вторым коммутирующим входом блока, выходы ключевых элементов второй группы соединены с информационным входом узла выделения фронтов импульсов, первый и второй выходы которого соединены с единичным и нулевым входами первого триггера а третий выход - к первому информационному входу узла фиксации результата и второму входу элемента ИЛИ, третий вход и выход которого соединены соответственно с выходом вычитающего счетчика и входом сброса второго триггера, выход которого соединен с первым входом первого элемента И и вторым информационным входом узла Фиксации результата, третий и четвертый входы которого соединены с выходами первой и второй схем сравнения, первые входы которых соединены с выкодами первого и второго регистров, а вторые входы соединены с выходом суммирующего счетчика, счетный вход которого соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с выходом первого триггера и первым выходом управляемого генератора импульсов, второй выход которого соединен с вторым входом первого элемента И.3. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управления содержит элементы И, два генератора импульсов, элементы ИЛИ, элемент НЕ, триггеры, счетчик адреса, счетчик байтов, схему сравнения, регистр начального адреса, регистр конечного адреса, элементы задержки, причем выход первого элемента И, входы второго и третьего элементов И входы сброса первого и второго триг35 40 сф 5 50 29 129 геров, единичный выход третьего триггера, выход счетчика байтов, выход четвертого элемента И, первый вход первого элемента ИЛИ, выход схемы сравнения, синхровход четвертого триггера, первые входы пятого элемента И и второго элемента ИЛИ, информационные входы регистров начального и конечного адреса, выход четвертого триггера образуют первый вход-выход блока, единичные входы третьего и первого триггеров, выход третьего элемента И, первые входы шестого элемента И и третьего элемента ИЛИ, второй, третий и четвертый входы второго элемента ИЛИ, единичный вход пятого триггера, синхровходы регистров начального и конечного адреса и единичный вход второго триггера образуют второй вход-выход блока, единичный выход третьего триггера, выходы элемента НЕ, шестого, седьмого элементов И, первого элемента ИЛИ, единичный и нулевой выходы второго триггера образуют первый выход блока, выход счетчика адреса соединен с первым входом схемы сравнения и является вторым выходом блока, выход седьмого элемента И соединен с единичным входом четвертого триггера, нулевой вход которого и нулевой вход пятого триггера соединены с выходом пятого элемента И, второй вход которого соединен с выходом первого триггера, выход пятого триггера соединен с первыми входами восьмого и девятого элементов И и третьим входом пятого элемента И, выход четвертого триггера соединен с первым входом первого элемента И и вторым входом шестого элемента И, выход второго элемента И соединен с входом сброса третьего триггера, синхровход которого и второй вход первого элемента И соединены с выходом счетчика байтов, выход третьего триггера соединен с первым входом десятого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход соединен с входом счетчика байтов и первым входом четвертого элемента И, второй вход которого соединен с выходом переполнения счетчика байтов, выход регистра конечного адреса соединен с вторым входом схемы сравнения, выход одиннадцатого элемента И соединен с вторым входом первого элемента ИЛИ, выход третьего элемента ИЛИ соединен со счетным входом счетчика адреса, выход второго элемента ИЛИ соединен с входами записи регистра начального адреса и счетчика адреса, информационный вход которого соединен с выходом регистра начального адреса, выход восьмого элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ, единичным входом шестого триггера, первым входом первого элемента задержки и соединен с вторым выходом блока, выход второго генератора иммульсов соединен с вторыми входами восьмого и девятого элементов И,третьи входы которых соединены соответственно с нулевым и единичным выходами шестого триггера, вход сброса которого соединен с выходом двенадцатогс элемента И, первый вход которого, вход элемента НЕ и первый вход четвертого элемента ИЛИ и выход второго элемента задержки образуют третий вход-выход блока, нулевой выход третьего триггера соединен с четвертым входом. девятого элемента И, выход которого является третьим выходом блока и через третий элемент за" держки соединен с первым входом одиннадцатого элемента И, вторым входом двенадцатого элемента И и вторым выходом блока, выход второго элемента задержки соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с первым входом седьмого элемента И и нулевым входом третьего триггера, единичный вход которого является входом блока, выход элемента НЕ соединен с вторым входом седьмого элемента И, единичный выход третьего триггера соединен с разрешающим входом первого элемента задержки, выход которого соединен с входом четвертого элемента задержки и с вторым выходом блока, выход четвертого элемента задержки соединен с входом первого элемента задержки и вторым выходом блока.129Изобретение относится к вычислительной технике и предназначено дпя тестового контроля и диагностики ло" гических блоков.Цель изобретения - расширение номенклатуры контролируемых блоков и расширение функциональных возможностей за счет организации дополнительных режимов контроля.На фиг.1 показана блок-схема предлагаемого устройства; на фиг.2 - функциональная схема блока управления; на фиг.З - функциональная схема блока контроля времяимпульсных параметров; на фиг.4 - функциональные схемы блока компараторов, блока задания нагрузок, дешифратора результата и связи между этими блоками, причем компаратор показан для варианта устройства, предназначенного для контроля блоков, содержащих два. вида структур, каждая из которых имеет два уровня логических сигналов; на фиг.5 - регистровый блок и его связи с коммутатором, сумматором и другими блокамивУстройство для контроля и диагностики логических блоков содержит блок 1 задания программа контроля, коммутатор 2, блок 3 сопряжения, блок 4 управления, блок 5 дешифрации команд, регистровый блок 6, сумматор 7, блок 8 памяти тестов, блок 9 памяти результата, блок 10 памяти входов-выходов, блок 11 компараторов, дешифратор 2, блок 13 коммутации, блок 14 задания опорных напряжений, блок 15 задания нагрузок, дешифратор 16 результата, блок 17 памяти маски, блок 18 памяти состояний, блок 19 памяти структуры, блок 20 памяти признака выдачи импульсов, блок 21 памяти признака измерения длительности, элемент ИЛИ 22, блок 23 контроля время- импульсных параметров, переключатель 24 и щуп 25Через вывод 26 к устройству подключают один .из выходов (входов) контролируемого блока (ОК). Количество выводов 26 должно быть не менее суммарного числа входов и выходов ОК.Блок 23 контроля времяимпульсных параметров содержит управляемый генератор 27, первую 28 и вторую 29 группы ключевых элементов,первый 30 и второй 31 регистры, первую 32 и вторую 33 схемы сравнения, первый 34 и второй 35 элементы И, первый 36 и5401 2второй 37 триггеры, вычитаюший 38 и суммирующий 39 счетчики, элемент ИЛИ 40, узел 41 фиксации результатаи узел 42 выделения фронтов импульсов.Блок 4 управления (БУ) содержитпервый - двенадцатый элементы И 4354 соответственно, первый 55 и второй 56 генераторы импульсов, первый - четвертый элементы ИЛИ 57-60 соот 15 20 25 30 35 40 45 50 55 ветственно, элемент НЕ 61, первыйседьмой триггеры 62-68 соответственно, счетчик 69 адреса, счетчик 70байтов, схему 7 сравнения, регистры начального 72 и конечного 73 адресов, первый - четвертый элементы 7477 задержки соответственно.Блок 11 компараторов содержит ключи 78-81 и элементы 82 и 83 сравне-.ния аналоговых сигналов. Блок 15 задания нагрузок содерлит ключи 84 и85, элементы И 86 и 87, резисторы88 и 89, Дешифратор 16 результата содержит элементы И 90 и 91, элементИЛИ 92, элемент И-ИЛИ 93 н инвертор 94,Регистровый блок 6 содержит параллельно-последовательный регистр 95,элемент 96 4 ИИЛИ, ключ 97 и группыключей 98-100.Блок 1 задания программы контроляпредназначен для хранения и выдачив блоки памяти, регистры и логические элементы устройства команд и тестовых воздействий, кодов уставок иожидаемых ответных реакций контролируемого блока, а также для приема,хранения и отображения результатовконтроля,Коммутатор 2 служит для записи врегистр 95 блока 6 либо реальногопоследовательного кода, снимаемогочерез щуп 25 с выбранной точки контролируемого блока, либо кода, свертываемого в сигнатуру, в примере 6 разрядную.1Блок 3 сопряжения предназначендля приема из блока 1 промежуточногохранения команд, тестовой информации,кодов устгвок, передачи их в блок 5дешифрации команд, а также в регистр95 блока 6. Кроме того, блок сопряжения предназначен для приема информации из регистра 95, а также командсостояния (режима) из БУ 4 и передачи их в блок 1 задания программ.БУ 4 предназначен для выдачи команд и сигналов управления на базе295401 Составитель А.СиротскаяТехред Л.Сердюкова Корректор М,Демч л едактор Заказ 68/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Тираж 673ПИ Государственного ком делам изобретений и от 5, Москва, Ж-З), Раушс Подписноетета СССРрытийая наб., д. 4сигналов и команд, поступающих на его входы с блоков 3 сопряжения, дешифрации команд 5, контроля времяимпульсных параметров 23 и с элемента ИЛИ 22 Команды и сигналы управления с БУ 4 поступают на входы блока 5 дешифрации команд, блока 3 сопряжения, регистрового блока 6, блока 23 контроля времяимпульсных параметров, дешиФратора 16 результата, блоков 8-10 1 О и 17-21 памяти.Блок 5 дешифрации команд предназначен для преобразования кодов команд, поступающих на его входы с выхода блока 3 сопряжения, в сигналы на выходных линиях, связывающих блок дешифрации с входами блока 4 управления, блока 23 контроля времяимпульсных параметров, регистрового блока 6, а также блоков 8, О и 7-21 памяти.Регистровый блок 6 выполняет функции промежуточного хранения информации, поступающей на него из блока 3 сопряжения, из блока 9 памяти резуль 25 татов, а также с выбранной точки контролируемого блока через щуп 25 и коммутатор 2 и с выхода сумматора через коммутатор 2 в виде 16-разрядной сигнатуры.В процессе работы устройства информация из блока 6 параллельным кодом передается в регистры 30 и 31, а также в регистр управляемого генератора блока 23, в блоки памяти 8, 10 и 17-21, а последовательным кодом - в блок 3 сопряжения.Сумматор 7 служит исключительнодля формирования 16-разрядных сигнатур и имеет следующие входы: вход для подачи свертываемой последова 40 тельности (неограниченного по длине набора "1" и "0"), а также входы с выходов 7-го, 9-го, 12-го и 16-го разрядов регистра 95 в блоке 6. Кроме того, выполняет сложение по моду 45 лю два и имеет выход, который через коммутатор 2 поступает на последовательный вход регистра 95. Блок 8 памяти тестов предназначен 50 для хранения тест-наборов, Тест-набор (ТН) понимается как набор логических сигналов на одном такте дпя подачи на входы, а также сигналов, ожидаемых для исправного контролируемого блока со всех выходов этого блока.Блоки 1 О и 17 - 21 памяти предназначены соответственно для хранения признаков входа-выхода, маски, состояния, вида структуры, признака выдачи импульсов и признака измерения длительности. Эти блоки имеют п-разрядные слова, где и - количество входов-выходов (26) устройства, предназначенных для подключения к выводам ОК. Количество слов в каждом блоке ш, где ш - максимальное количество ТН, которое можно подавать на ОК после очередного заполнения блоков памяти иэ блока 1, Для блока 10 памяти входов-выходов "1" в 1-м разряде слова соответствует состоянию "Выход" для устройства, "0" - состоянию "Вход" Для блока 17 маски "1" в х-м разряде слова соответствует неконтролируемому состоянию данного вывода, "0" - контролируемому состояниюсДля блока 18 "1" в 1-м разряде слова означает., что вывод контролируемого блока является двунаправленвым (магистраль) и находится в данном ТН в состоянии "Отключено, "0" - "Включено" и в состоянии "1" или "О", "Вход" или "Выкод" в зависимостиот значений -го разряда слова в блоках 8 и 10 памяти.Для блока 19 памяти вида структур "1" в -м разряде слова означает подачу из устройства (если, вывод является выходом) или контроль поступающих в .устройство (если 1 вывод является входом логических сигналов структуры первого вида, например ТТЛ, "0" в д-м разряде соответствует структуре второго вида, например КМОП.Если блок 20 памяти в -м разряде слова содержит "1", то через "й вывод после выдачи данного ТН на контролируемый блок выдается серия импульсов, если в слове блока 20, соответствующем данному ТН, имеются только "0", выдача импульсов не производится ни на один вывод объекта контроля (ОК).Если блок 21 памяти в 1-м разряде слова имеет 1, то -й вывод ОК подключается к входу блока 23 и после выдачи данного ТН выполняется контроль длительности импульса. Если в слове только 0, контроль длительности не проводится. Блок 9 памяти результатов контроля предназначен для предварительного хранения результатов контроля, которые вырабатывает дешифратор 6 ре3 12954 зультата. Он имеет также разрядность слов и и количество слов ш.Дешифратор 16 результа 1 а по сигналам с блока 1 компараторов, блока 8 памяти тестов, блока 18 памяти состояний, блока 1 памяти маски и по сигналу опроса из блока 4 управления формирует результат "Годен" - "1" или "Брак" - "О" на выходе элемента 96, На каждый из и выводов (каналов) 1 С устройства имеется схема (Фиг.4).Блок 11 компараторов также по каждому из и каналов содержит по два элемента сравнения (82 и 83), каждый из которых имеет по два ключа для по дачи эталонных напряжений. На оба элемента сравнения поступает сигнал от вывода ОК, при этом элемент 82 сравнивает уровень "О" реального сигнала с эталонным уровнем а элемент 20 83 сравнивает уровень "1" с эталонным уровнем, Результаты сравнения - "1", если "В норме", и "0", если "Не в норме", поступают в дешиФратор 16,Блок 15 задания нагрузок позволя ет нагружать выход ОК избирательно для выхода "1" и выхода "0". Для этого резистор 89 подключают одним выводом к источнику напряжения логической "1" (О, ), а другим - через ключ ЗО 84 к выходу 26 канала, резистор 88 соОтветственно подключают к источнику логического "0" (Ц) и через ключ 85 к выходу 26 канала, Такие схемы имеются по каждому выходу устройства. З Входы управления ключей 84 и 85 соединены с выходами элементов И 86 и 87 соответственно. На входы элементов И поступают сигналы из блоков 8, 10 и 19 памяти. Если на выходе ОК по щ данному каналу ожидается "1", этот выход автоматически через ключ 85 иарезистор 88 подключается к Б,нагружение вытекающим (из ОК) током, если ожидается 0, то включается ключ 84 (ключ 85 выключен) и через резис 1тор 89 источник 11, оказывается подключенным к выходу "0 ОК - нагружение втекающим (в ОК) током. Блок 14 задания опорных напряжений представляет собою набор эталонных источников по логическому 11011 и "1 для каждого вида структур источников 11 , Уэ, 13, , 11, . Выходы 55 источников подключены к блоку 11 компараторов, блоку 15 задания нагрузок и блоку 13 коммутации. 01 ЬБлок 13 коммутации в каждом канале имеет ключи для подачи на ОК сигналов "1" и "0", в укаэанном примередля двух видов логических структур,т,е. по четыре ключа на канал. Ключипо входу управляются сигналами, которые приходят из дешифратора 12.Дешифратор 12 представляет собойнабор элементов И (по четыре для каждого канала) выходы которых соединены с входами соответствующих ключейв блоке 13 коммутации, а входы - свыходами блоков 8, 1 О и 19 памяти.Элемент ИЛИ 22 предназначен дляФормирования признака подключениявыбранного канала к входу или выходублока 23, т,е. признака измерениядлительности или посылки серии импульсов в выбранный канал,Блок 23 контроля времяимпульсныхпараметров предназначен для контролядлительности импульсов и для посылкина выбранный вход ОК пачки импульсовс заданным количеством либо посылкипачки, ненормированной по количествуимпульсов. Импульсы при этом посылаются до получения из ОК отклика ввиде положительного или отрицательного фронта по заранее известному выходу ОК, который подключается к входублока 23.Блок 23 контроля времяимпульсныкпараметров имеет одну для всего устройства схему контроля длительностиимпульсов, связанную через группу 29ключей с входом блока, и один канал,связанный через группу 28 ключей свыходом блока, для посылки нормированной или ненормированной пачки импульсов.На фиг.1-4 обозначены линии связи,предназначенные для передачи следующих сигналов:101 - синхросигнал поступает вБУ 4 на входы элементов И 44 и 45 изблока 3 сопряжения, куда этот сигналприходит из блока 1 задания программы контроля;102 - признак команды поступаетв БУ 4 на вход элемента И 45 из блока 3 сопряжения, куда приходит изблока 1;103 - сигнал опроса идет в блок 5команд с выхода элемента И 45 в БУ 4;104 - признак информационного слова приходит на вход элемента И 44 вБУ 4 из блока 3, куда поступает изблокаО 8вает в "О" триггер 36 непосредственно и триггер 37 через элемент ИЛИ 40в блоке 23, а также через блок сопряжения поступает в блок 1 задания программы, снимается с элемента 75 задержки в БУ 4;121 - сигнал результата (при положительном результате равен "1") контроля снимается с выхода узла 41 фиксации результата, поступает в БУ 4 на входы элементов ИЛИ 60 и НЕ 61, а также,на вход управления записью в регистр 6 сдвига;122 - сигнал направления передачи вырабатывается триггером 65 в БУ 4, поступает в регистр 6 сдвига и блок 3 сопряжения, значение "1" соответствует направлению передачи из регистра 6 в блок 3 сопряжения, значение "О" - обратному направлению пе" рдачн;123 - команда "Передача результата" формируется блоком 5 дешифрации, поступает на вход "1" триггера 64 в БУ 4124 - сигнал окончания приема результата вырабатывается счетчиком 70 в БУ 4, поступает в блок 3 сопряжения;125 - сигнал, сопровождающий, передачу информации в блок 3 сопряжения, вырабатывается в БУ 4 элементом 43 И;126 и 127 - команды с выхода блока 5 дешифрации на запись верхней и нижней соответственно границ в регистры 30 и 31 блока 23;128 - команда с выхода блока 5 на блокировку счетчика 38 в блоке 23 в режиме выдачи в ОК ненормированной по количеству импульсов последовательности импульсов;29 - признак установки фазы сигнала с выхода генератора 27 поступает с выхода блока 5;130 - сигнал с выхода схемы 71 сравнения в БУ 4 поступает на вход блока 3 сопряжения, это признак ре" жима приема результата из блока 9 через блок 3 сопряжения в блок 1;131 - линия последовательной передачи информации из регистра 6 в блок 3 сопряжения;132 - канал передачи информации параллельным кодом из регистра 6 сдвига в регистры 30 и 31 и генератор 27 блока 23;133 - сигнал с выхода элемента И 48 в БУ 4 на запись в регистр 6 из блока 9; 7 12954105 - команда "Сдвиг" идет с выхода элемента И 46 в БУ 4, поступает в блок 3 сопряжения, используется при последовательной передаче (сдвиге) информации из буферного регистра 5 блока 3 сопряжения в регистр 6 сдвига;106 - команда "Сдвиг" идет с выхода элемента ИЛИ, 57 БУ 4 управления в регистр 6; 0107 - шина последовательного кода соединяет выход буферного регистра в блоке 3 сопряжения с входом регистра 6 сдвига;108 - команда "Последний байт" из блока 5 дешифрации поступает на первые входы элементов И 48, ИЛИ 59 в БУ 4;109 - признак последнего набора из блока 5 дешифрации команд в БУ 4 на вход элемента ИЛИ 58;110 и 111 - сигналы управления поступают с выхода блока 5 дешифрации на входы регистров 72 и 73 соответственно в БУ 4;25112 - команда "Цикл" поступает с выхода блока 5 дешифрации на вход установки в "1" триггера 62 в БУ 4;113 - команда "Диагностика" идет с выхода блока 5 на вход установки в "1" триггера 63 в БУ 4;114 - признак последнего слова с выхода блока 5 поступает на вход установки в "1" триггера 66 и на вход элемента ИЛИ 58; 55115 - сигнал с выхода элемента 74 задержки в блоке 4 поступает на вход установки в "1" триггера 37 в блоке 23 и на входы считывания в блоки 10 и 17 - 19 памяти; 40116 - сигнал опроса элементов И 90 и 91 в дешифраторе 16 результата, поступает из БУ 4 с выхода элемента И 511117 - команда "Запись" поступает 45 в блок 9 памяти результата с выхода элемента 76 задержки БУ 4;118 - признак положительной фазы импульса, поступающего с выхода контролируемого блока через вывод 26, 50 один из ключей второй группы 29 на вход узла 42, признак поступает на вход управления узла 42 с выхода блока 5 дешифрации команд;119 - команда записи числа в счет чик 38 в блоке 23 поступает из блока5 дешиФрации;120 - сигнал опроса узла 41 фиксации результата в блоке 23 устанавли129540 разом,5 Блокзадания программы контроляв зависимости от заданной программыопределяет следующие виды работы устройства: тестовый контроль ОК в режимах одноразовом, циклическом и останова по номеру ТН; поиск неисправностей ОК путем сравнения эталонных иреальных сигнатур, полученных последовательным зондированием точек ОКс помощью щуга; поиск неисправностейОК путем сравнения эталонных и реальных кодовых ш-разрядных последовательностей (ш-число ТН в тесте), полученных посггедовательньгм зондированием точек ОК.2(Блок 1 задания программы контроляпередает в блок 3 сопряжения командные и информационные сообщенияКо"мандное сообщение состоит из одного 25 байта и определяет адрес занесенияинформационного сообщения, Информационное сообщение может передаватьсяи/8 байтаьи, где и - число выводов26, если передается в блоки памяти 39 8, 10 и 17-21, и одним байтом, еслипередается в блок 23 и БУ 4.При приеме командных сообщенийблок 3 сопряжения запоминает команду, Формирует признак 102 команды и 35 синхросигнал 101. При приеме информационных сообщений блок 3 запоминает информацию, Формирует признак 104информационного слова и синхросигнал,101.40 Первым из блока 1 в блок 3 поступает командное сообщение "Признакизмерения длительности". Эта командас блока 3 поступает в блок 5 дешифра ции команд. Кроме того, синхросигнал101 и признак 102 команды поступаютв БУ 4 на элемент И 45, который формирует сигнал 103 "Опрос". По этомусигналу блок 5 формирует разрешающий - потенциал на вход записи блока 21память признака измерения длительности. Следующим в блок 3 поступаетбайт информационного сообщения признаков измерения длительности. Посинхросигналу 101 и признаку 104 ин- .5Формационного слова элемент И 44БУ 4 формирует сигнал установки триггера 64 в "1", в результате импульсы с генератора 55 проходят через 147 - параллельный выход буферного регистра блока 3 сопряжения поступает в БУ 4 на информационные входы регистров 72 и 73;148 - сигнал, вырабатываемый триггером 66 БУ 4, определяет режим "Запись - чтение" блока 9 памяти результата ( - запись, О - чтение). 134 - команда записи результата из блока 23 в регистр б формируется элементом И 49 в БУ 4, поступает в регистр 6 и блок 3 сопряжения на подготовку блока 1 к приему результата;135 - сигнал считывания из блока 8 памяти тестов, Формируется на выходе элемента 77 задержки в БУ 4;136 - сигнал ."Чтение блоков 20 и 21" поступает на входы "Чтение" этих блоков, формируется элементом И 50 в БУ 4;137 - команда начала подготовки к работе блока 23 поступает в блок сопряжения с выхода триггера 68 в БУ 4;138 - адрес чтения из блоков памяти 8-10 и 17-21 поступает на адресные входы этих блоков, формируется счетчиком 69 адреса в БУ 4;139 - команда "Запись диапазона контроля длительности" поступает на вход управляемого генератора 27 в блоке 23;140. - команда "Диагностика" поступает на входы элемента 96 в блоке б с выхода "1" триггера 63 в БУ 4;141 - команда "Тестовый контроль" поступает на входы элемента 96 в блоке 6 с выхода "0" триггера 63 в БУ 4;142 - команда передачи результата контроля из блока 23, поступает на вход элемента 96 в блоке 6, снимается с выхода элемента НЕ б в БУ143 - команда "Сброс" из блока 1 через блок 3 сопряжения поступает в БУ 4 на входы установки в "0" триггеров 62 и 63;144 и 145 - команды "Сигнатуры" и "Полная запись" соответственно задаются подачей "0" или "1" с помощью переключателя 24 на входы коммутатора 2 (элемент 2 И-ИЛИ);146 - признак отрицательной фазы входного импульса поступает с выхода блока 5 дешифрации на вход узла 42 в блоке 23; На Фиг,1-5 все внешние сигналысопровождаются обозначением номера блока, откуда или куп постулют сггг -налы,Устройство работает следующим об11 2954 э.цемент И 52 на счетный вход счетчика 70 байтов и на вход элемента И 46. Пока состояние счетчика 70 байтов не равно "8 , импульсы с выхода элемента И 46 по линии 105 поступают в блок 3 сопряжения для синхронизации передачи информационного сообщения последовательным кодом в регистровый блок 6, на сдвиговый вход регистра 95 которого поступают импульсы с эле мента ИЛИ 57 БУ 4 по линии 106. В результате байт информации последовательным кодом по линии 107 передается из блока 3 сопряжения в параллельно-последовательный регистр 95. При .достижении состояния "8" счетчик 70 байтов обнуляется, на его выходе формируется импульс сброса триггера 64 и элемент И 52 закрывается. Затем с.20 блока 1 задания программы контроля передается следующий байт сообщения - признак измерения длительности, который аналогично первому байту переписывается в параллельно-послецова тельный регистр 95. После передачи последнего байта сообщения признака измерения длительности блок 1 задания программы контроля формирует команду "Последний байт", по которой блок 5 дешифрации команд формирует импульс 108, поступающий на стробирование выходных ключей 99 регистрового блока 6 и на вход записи блока 21 памяти признака измерения длительности, в результате информационное сообщение признаков измерения длительнос ти для п каналов по первому ТН записывается из параллельно-последовательного регистра 95 через выходные ключи 99 в блок 21 памяти признака измерения длительности по нулевому адресу. Причем записывается лишь в один из и каналов, Кроме того, команда "Последний байт" из блока 5 по линии 108 поступает в БУ 4, где через элемент ИЛИ 59 добавляет "1" в счетчик 69 адреса. В блоке 5 импульс 108 снимает предыдущую команду, в данном случае иПризнак измерения дли тельности 1. Блок 1 задания программы контроля анализирует количество переданных сообщений признаков измерения длительности и после передачи послецнего сообщения посыпает команду Пос ледний набор". Импульс из блока 5 сформированный по этой команде, по линии 109 через элемент ИЛИ 58 переписывает в счетчик 69 адреса БУ 4 со 01 12держимое регистра 72 начального адреса, исходное состояние которого 0О. Затем блок 1 посылает командноесообщение "Признак выдачи импульсов .Блок 5 формирует потенциал разрешения записи в блок 20 памяти признакавыдачи импульсов, после чего на входблока 3 начинают поступать информационные сообщения признаков выдачиимпульсов. Запись сообщений признаков выдачи импульсов в блок 20 памяти признака выдачи импульсов происходит аналогично записи в блок 2. Аналогично происходит загрузка маски вблок 17 памяти и загрузка блоковпамяти состояний 18, памяти структуры 19, памяти входов-выходов 10 ипамяти тестов 8. После посылки последнего ТН блок 1 в соответствии с заданной программой посыпает сообщение Начальный адрес". Начальный адрес из блока 3 по линии 92 поступает в БУ 4 на информационные входы регистра 72 начального ацреса. Блок 1 посылает команду "Начальный адрес в блок 5 дешифрации команд, в кото"- ром формируется сигнал )1 О. По сигналу 110 начальный адрес заносится в регистр 72 а затем через элемент ИЛИ 58 переписывается в счетчик, 69 адреса, Затем блок 1 посылает сообщение "Конечный адрес", Конечный адрес из блока 3 сопряжения по линии 92 поступает в БУ 4 на информационные входы регистра 73 конечного адреса. Кроме того, блок 1 посылает команду 1 Конечный адрес", по которой блок 5 дешифрации команд формирует сигнал 111. По сигналу 111 конечный адрес заносится в регистр 73 конечного адреса, после чего блок 1 анализирует заданный режим,При задании циклического режимаблок 1 посылает команду "Цикл", покотсрой сигнал из блока 5 по линии112 устанавливает триггер 62 БУ 4в 1 . При задании режима поисканеисправностей блок 1 посыпает команду Диагностика, по которой сигнализ блока 5 по линии 13 устанавливает триггер 63 БУ 4 в "1",Рассмотрим работу устройства водноразовом режиме тестового контроля, при этом команды Цикл и Диагностика" не посылаются,В этом случае после команды "Конечный адрес" блок 1 посылает команду "Последнее слово", по которой сиг,3 129нал с блока 5 по линии 14 поступаетв БУ 4 и через элемент ИЛИ 58 переписывает в счетчик 69 адреса содержимое регистра 72 начального адресаи устанавливает в "1" триггер бб,в результате подготавливается элемент И 50, один импульс с генератора 56 импульсов проходит через элемент И 50, после чего триггер 67устанавливается в состояние "1" иблокирует элемент И 50, Сигнал с элемента И 50 посупает на входы "Считывание" в блоки 20 и 21 памяти коадресу, содержащемуся в счетчике 69адреса, Блок 1 в этом состоянии ожидает сигнал "Начало режима",Считанная информация из блоков20 и 21 памяти собирается на элементе ИЛИ 22. Нри наличии хотя .бы Однойединицы сигнал с выхода элементаИЛИ 22 устанавливает триггер 68 БУ 4в состояние "1", при этом включается управляемая задержка 74, а в блок3 по линии 137 поступает сигнал оначале режима работы блока 23 контроля времяимпульсных параметров.Этот сигнал из блока 3 поступает вблок 1, который приступает к передаче необходимой информации в блок 23.При считывании "1" из блока 20 блок1 посылает в блок 3 байт информации,содержащий код количества импульсов,которое необходимо подать на ОК.Синхросигнал 101 с блока 3 через подготовленный элемент И 44 БУ 4 запускает схему сдвигов, состоящую нзтриггера 64, генератора 55 импульсов,элементов И 52 и 46, счетчика 70 байтов, элемента ИЛИ 57, в результатекод количества импульсов переписывается последовательным кодом в регистр95 регистрового блока 6При этом вы"ходные ключи 100 подготовлены по линии 137 состоянием "1" триггера 68БУ 4. После того блок 1 посылает команду "Число импульсов", по которойв блоке 5 формируется сигнал 119, Поэтому импульсу код числа импульсовзаносится из регистра 95 в вычитающий счетчик 38 блока 23,Аналогичным образом по команде "Фаза импульсов" в блоке 5 Формируется сигнал 129, по которому код фазы импульсов заносится в управляемый генератор 27 блока 23. При считывании "1" из блока 21 памяти в блоке 5 Формируется сигнал 126 "Верхняя граница", 127 "Нижняя граница", 118 "Фаза 5401 14измеряемого импульса", по которым коды верхней, нижней границ и фазы измеряемого импульса записываются в ре-,гистры 30 и 31 и узел 42 выделенияфронтов импульсов соответственно.При считывании "1" из блоков 20 и 21памяти в блоке 5 дешифрации командФормируются импульсы 129 и 8, покоторым коды фазы импульсов и Фазы измеряемого импульса записываются вуправляемый генератор 27 и узел 42 выделения фронтов импульсов соответственно.Управляемая задержка 74 задерживает импульс с элемента И 50 на время, необходимое для занесения информации в блок 23. Задержанный импульс15 поступает на входы "Считывание" информации блоков 10 и 17 - 19 20 памяти и в блоке 23 устанавливает триггер 37 в "1", что является сигналом начала работы блока. 23. Кроме того, задержанный импульс поступает на элемент 77 задержки, который формирует черезвремя, необходимое для устраненияэффекта состязаний, импульс 135 "Считывание" для блока 8 памяти тестов.Если информация, считанная из блоков 20 и 21 памяти, не содержит "1", то триггер 68 не взводится и сигнал начала режима работы блока 23 по линии 137 не поступает в блок 3 сопряжения, вследствие этого управляемая задержка 74 формирует импульс "Считывание" из блоков памяти без задержки.В соответствии с информацией, считанной из блоков 20,21,8, 1 О и 17 - 19, каждый вывод 26 устройства может находиться в Одном из следующих сос тояний. Состояние А. Выдача через вывод 26, соединенньп с соответствующим0 входом ОК, одного из напряжений 11,Н, 11, 11 блока 13 коммутации. При этом на дешифратор 12 поступают сигналы с выходов блока 19 памяти структуры, блока 10 памяти входов-выходов и блока 8 памяти тестов. Причем с блока 10 памяти по данному выводу задается "1" (выход), а с блоков 19 и 8 памяти - логическая "1" или "0" в зависимости от вида структуры ОК и заданного в ТН входного сигнала, подаваемого на него. Дешифратор 12 управляет работой блока 13 коммутации.Состояние Б. Прием с вывода 26 сигнала "0 или "1" с подсоединенно 15 12 го к нему выхода ОК. В этом случае замыкается один из ключей 84 и 85 блока 15 задания нагрузок в зависимости от сигналов на выходах элементов И 86 и 87. Если в канале ожидается сигнал "0", то замыкается ключ 84 и нагрузка 89 оказывается включенной между источником П, и выходом ОК.Если в выводе 26 ожидается сигнал "1", то замыкается ключ 87 и нагрузка 88 включается между источникомоЦ, и выходом проверяемого блока. Подобным образом могут быть подключены нагрузки (на фиг,4 не показаны) для второго вида структуры между 0Ог и выводом 26. На входы элементов И 86 и 87 подаются сигналы с выходов блоков 19, 10 и 8 памяти, причем с выхода блока 10 памяти - "0" (вывод- вход), с выхода блока 9 памяти - "0" или "1" в зависимости от структуры контролируемого элемента, с выхода блока 8 памяти - "0" или "1" в зависимости от того, какой сигнал ожидается с выхода проверяемого блока.На первые входы компараторов 82 и 83 в состоянии А или Б подаются из блока 14 эталонные напряженияоЦ , Н, или Нгз, Н з, соответствующие структуре проверяемого блока, и вторые входы соединены с выводами 26. В состоянии А на компараторахо сравнивается одно из напряжений 11 11, 0 , 0 блока 13 коммутации с0О 1 оэталойчыми 0 11 П, Нгз, если ,устройство исправно, то с помощью элементов 91, 90 и 94 дешифратора б результата формируется результат "Годен", В состоянии Б с теми же эталонными уровнями напряжений на компараторах 82 и 83 сравнивается входное напряжение Бс вывода 26. Если выполняются условия: 11 цН( при ожидаемой "1";0 с 11, при ожидаемом "0", (2)(гзто на выходе дешифратора 16 - результат "Годен", при невыполнении (1) или (2) - результат "Брак".Состояние В, Контроль состояния "Отключено" вывода ОК типа "Магистраль". Это состояние в отличие от состояний "1" и "О" проверяется за два ТН, В первом ТН по данному выводу с блока 18 памяти состояний считывается "1", с блока 19 памяти структуры - информация, соответствующая(вход), а с блока 8 памяти тестов . Во втором ТН информация с бло-. ков 19, 10 и 8 памяти повторяется, а с блока 8 памяти тестов считывается "0". При этом, если с блока 19 памяти считывается "О, через нагрузку 88 и ключ 85 к выводу 26 подключается напряжение из блока 14 задания опорных напряжений, а в дешифраторе 16 результата на входы элементов И 90 и 91 в первом ТН подаются соответственно "0" и "1". Это достигается с помощью логических элементов 93 и 94. Во втором ТН через нагрузку 89 и ключ 84 к выводу 26 подключается напряжение Н а на входы(элементов И 90 и 91 подаются соответ-, ственно сигналы "1" и "0". Если вывод ОК должен находиться и находится в состоянии "Отключено", то его выходное сопротивление значительно больше сопротивления резисторов 88 и 89, и выводу 26 навязывается потеноциал О, и 1, соответственно в первом и втором ТН, а на выходе элементА ИЛИ 92 в обоих случаях формируется сигнал Годен". Если вывод ОК имеет состояние "1" или "О", а должен находиться в состоянии Отключено , то выходное сопротивление его значительно меньше сопротивления резисторов 88 и 89, к выводу 26 навязывается потенциал выхода ОК. В этом случае на одном из ТН на выходе элемента ИЛИ 92 появляется сигнал "Брак".Состояние Г. Канал не контролируется, С соответствующего этому каналу разряда блока 17 памяти маски считывается "1" и поступает на вход элемента ИЛИ 92, в результате на его выходе принудительно формируется сигнал "Годен" без анализа действительного состояния вывода, т.е. вне зависимости от считываемой информации из блоков 20,21,8,10 и 18, памяти.В состояниях А-Г после считывания информации из блока 8 памяти тестов через подготовленный элемент И 51 (поскольку триггер 68 в состоянии "0") проходит второй импульс по линии 116 с генератора 56 импульсов на опрос дешифратора 16 результата, и через элемент 76 задержки формируется сигнал 117 записи результата в блок 9 памяти результата, по которому результаты с дешифратора 16 ре