Устройство для вычисления элементарных функций

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) О 1) 12 А 1 1 4 У 7/544 ИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТНРЫТИИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 687448, кл, С 06 Р 7/38, 1978.Авторское свидетельство СССР 9 813423, кл. 6 06 Р 7/548, 1979, (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ(57) Изобретение относится к области вычислительной техники и предназначено для вычисления ряда элементарных функций с помощью итерационных алгоритмов Волдера. Целью изобретения является расширение классарешаемых задач за счет выполненияопераций поворота вектора и преоб"разования систем координат. Устройство содержит итерационные узлы 1(х = 1и), содержащие сумматорывычитатели 2.1, 2.2, коммутатор 3и регистры 4.1, 4.2, блоки памяти5 и 6 соответственно знаков и величины угла, коммутатор 7., группу регистров 8. Вычисления могут производиться для различных режимов, задаваемых по входу задания режима устройства. Вычисления организованыконвейерным способом, причем в каждом итерационном узле реализуетсяодна итерация рекуррентным соотношением алгоритма Волдера.ил.На вход задания режима (Упр. 1) поступает сигнал режима поворота вектора ("1"), обеспечивающий прохождение через коммутатор 7 информации я 8 п Ц, от блока 5 знаков угла памяти и прохождение ядпц, через коммутатор 3 итерационных узлов 1; . На вход блока 5 памяти знаков угла поступает значение угла о, на который необходимо повернуть вектор х , у . Значение угла ,Р служит адресом, по которому выбираются из блока 5 памяти знаков угла предварительно рассчитанные коды яоп ( 1 = (1,п), предназначенные для управления сумматорами-вычитателями 2.1, 2.2, работающими в режиме сложения либо в режиме вычитания в зависимости от поступающе о кода управления. На каждый иэ итерационных узлов 1 поступает соответствующее значение кода в определенный момент в зависимости от номера узла 1; . Значения хо и у первого операнда поступают1соответственно на входы 9, 12 и 10,35 50 131081Изобретение относится к вычисли-тельной технике и может быть использовано в аппаратуре, осуществляющей вычисление элементарных функций с помощью итерационных алгоритмов. 5Цель изобретения - расширение класса решаемых задач за счет выполнения операции поворота вектора и преобразования систем координат.На чертеже представлена функциональная схема устройства.устройство содержит итерационные узлы 1, (1. = 1и), каждый иэ которых содержит первый и второй сумматоры-вычитатели 2.1 и 2.2, коммутатор 15 3, первый и второй регистры 4.1 и 4.1, блок 5 памяти знаков узла, блок 6 памяти величины угла, коммутатор 7, группу регистров 8Каждый итерационный узел содержит 2 О информационные входы соответственно с первого по шестой 9-14, вход 15 задания режима, тактовый вход 16.В режиме поворота векторов на вход устройства подаются три информационных слова х у и (р и яхрп 1,. В этом режиме устройство реализует следующие функциих;=х, - (я 1 дп (р,) у; 2у +, =у;+(яз.дпс ) х, 2Ч 1+1 =,+(яоп ) агс 8 2 2 211, а значения я 18 п(, - на вход 14первого итерационного узла 1При поступлении первого тактовогоимпульса на синхронизирующий вход(Упр.2) осуществляется запись в регистры 4.1, 4.2 первого итерационного узла 1 результатов х у, первого итерационного шага над первымвходным операндом (х, у ,( ), Этимтактовым импульсом с коммутатора 7код я 1 цп с, для первого входногооперанда записывается в первый разряд всех регистров группы регистров8. При этом на вход 14 второго итерационного узла 1 г с выхода первогорегистра группы регистров 8 поступает значение я 1 рп (,Вычисленные значения х у, с регистров 4.1, 42 (выход 17, 18) перного итерационного узла 1 поступают на входы 9, 11 и со сдвигом наодин разряд в сторону младших разрядов на входы 12, 10 второго итерационного узла 12 .Одновременно на вход устройствапоступают значения второго операн -г гда-х, у, яц,пфПо второму тактовому импульсу осуществляется запись в регистры4.1, 4.2 второго итерационного узла1результатов х, у действий второй итерации над первым входнымоперандом (х, уо, Ч ), а в регистры 4.1, 4.2 первого итерационного узла 1 - результатов хг, у первой итерации соответственно от вто 2 2 2 Рого входного операнда (х , у у ), Одновременно в группе регистров 8 значение кода я 8 п ц) с первого раз 1ряда переписывается во второй, а в первый разряд группы регистров 8 записывается значение кода я 8 н(2 поступающего через коммутатор 7 отблока 5 знаков угла. При этом на .вход 14 третьего итерационного узла1 поступает значение я 1 яп, а наЭвход 14 второго итерационного узла12 - значение яхдп д, с выхода группырегистров 8. Вычисленные значения2х у, с регистров 4. 1, 4. 2 после первой итерации поступают на входы 9, 10 и со сдвигом на один разряд в сторону младших разрядов - на входы 12, 11 второго итерационного уз/ла 12. Вычисленные значения хг, угс регистров 4.1, 4.2 второго итерационного узла 12 поступают на входы9, 10 и со сдвигом на два разряда в1 3108сторону младших разрядов - на входы 2, 11 третьего итерационного узла 1. А на вход устройства поступают значения третьего операнда - х3оу уоу Чр у з 18 пЧр5Аналогично указанному происходит запись и обработка информации во всех последующих тактах синхронизации.По и-му тактовому импульсу осу- О ществляется запись в регистры 4 и-го итерационного узла 1 результатов 1 1х, у п-й итерации, соответствующих повороту первого входного операнда (х , у ) на угол (рТаким образом, по окончании и-го такта на выходах последнего итерационного узла 1 р появляется окончательный результат обработки первого слова хр, ур, в соответствии с 20 выражением (1). По окончаний (и+1)- го такта на входах итерационного узла 1 появляется окончательный реп я зультат обработки второго слова х у ,. Все последующие результаты 25 появляются на выходе устройства с каждым следующим тактом, т.е. с частотой аледования синхроимпульсов, поступающих на синхронизирующий вход устройства (Упр.2). 30В режиме преобразования координат из прямоугольных в полярные на вход задания режима устройства (Упр.1) поступает сигнал "О".В этом режиме устройство реали эует следующие функции:х =х;+(з 1 яп у,.) у 2у., =у; - (з 18 п у, ) х 2; (2), =О.Сигнал Упр.1, поступая на управляющий вход коммутатора 1, открывает прохождение сигналов с выходов 1945 итерационных узловка вход группы регистров 8.Поступая на вход коммутаторов 3 итерационных узлов, сигнал Упр. обеспечивает прохождение значения 50 зд 8 п ц); на входы сумматоров вычитателей 2.1, 2.2 итерационных узлов 1, .На вход устройства в этом режиме поступают значения х р, у у 81 пЧру позволяющие вычислить уголи зх +у Значения з 18 п У;, 1 = (1,п) предназначены для управления сумматорами-вычитателями 2,1, 2.2, работающими в ре 2 4жиме сложения либо в режиме вычитания в зависимости от поступающего ко-да управления согласно формуле (2).фЗначения х у и з 1 рпу первого операнда поступают соответственно на входы 9, 12, 10, 1 и 13 первого итерационного узла.При поступлении первого тактового импульса на синхронизирующий вход (Упр.2) осуществляется запись в регистры 4.1, 4.2 первого итерационно/ го узла 1, результатов х у, первой итерации над первым входным операндом (х, у ). При этом вычисленные значения ху, с регистров 4.1, 4.2 (выход 17, 18) первого итерационного узла 1, поступают на входы 9, 1 О и со сдвигом на один разряд в сторону младших разрядов - на входы 12, 11 второго итерационного узла 1 . Значение (выход 19) первого итерационного узла 1 поступает на вход 13 второго итерационного узла и через коммутатор 7 на вход (и)-го регистрь группы регистров 8.На вход устройства поступают значения второго операнда - хо, уру з 8 п уПо второму тактовому импульсу осуществляется запись в регистры 4.1, 4,2 второго итерационного узла 1 результатов х , ущ второй итерации над первым входным операндом (х, ур) а в регистры 4.1, 4.2 первого итерационного узла 1, - результатов х2 у первой итерации над вторым входным операндом (хур у з РЧ о )Одновременно в группе регистров, 8 значение з 18 п у постУпающее через коммутатор 7, записывается в (и)-й регистр. При этом вычисленные значения х у 1 с регистров 4.1,а а42 первого итерационного узла 1 в поступают на входы 9, 10 и со сдвигом на один разряд в сторону младших разрядов - на входы 12, 11 второго итерационного узла 1. Значение зп фс второго регистра 4,2 первого итерационного узла 1 поступает на вход 13 второгоитерационного блока и через коммутатор 7 на вход (п)-.го регистра группы регистров18, а значение з 8 пр , записанное в1 упредыдущем такте, переписывается при этом во второй разряд этого же регистра. Вычисленные значения х, у с регистров 4,1, 4.2 второго итерационного узла 1 поступают на входы 9, 10 и со сдвигом на два разряда всторону младших разрядов - на входы12, 11 третьего итерационного узла11 з, Значение в 1 яи с с второго итерационного узла 1 поступает на вход13 третьего итерационного узла и через коммутатор 7 на вход (и)-горегистра группы регистров 8,Одновременно на вход устройствапоступают значения третьего операнда - х, у, з 1 циЯ5 35оАналогично укаэанному происходитзапись и обработка информации вовсех последующих тактах синхронизации.По и-му тактовому импульсу осуществляется запись в регистры 4.14.2 и-го итерационного узла 1 результатов х , у и-й итерации надпервым входным операндом (хв, уо ф1зь.ци д ). На выходе группы регистров 8 по и-му такту синхронизациипоявляется значение вди( (=1,и), т,е, информация о знаке завсе итерации для первого входногооперанда, которые поступают наадресный вход блока 6 памяти величины угла, выход которого определяетЮзначение фазы угла колерных координат.Таким образом, по окончании и-готакта на первом выходе 17 последнего итерационного узла 1 д и на выходе блока 6 памяти величины угла появляется окончательный результат об 1работки первого слова хо, у в соот -ветствии с выражением (2). По окончании (и+1)-го такта на выходе итерационного узла 1 п и блока б памятивеличины угла появляется окончательный результат обработки второго слова хо, у . Все последующие резуль -отаты появляются на выходе устройства с каждым следующим тактом, т.е.с частотой следования синхроимпульсов,Формула изобретенияУстройство для вычисления элементарных функций, содержащее и итерационных узлов (и - разрядность аргумента), каждый из которых содержит два регистра и два сумматора-вычитателя, входы синхронизации первого и второго регистров в каждом итерационном узле соединены с тактовым входом этого итерационного узла, причем входы абсциссы и ординаты устройства соединены соответственнос первым и вторым информационнымивходами первого итерационного узла,выходы абсциссы и ординаты и-го ите рационного узла соединены с одноименными выходами устройства, тактовый вход устройства соединен с одноименными входами всех итерационных узлов, выходы абсциссы и ордина О ты.1-го итерационного узла ( = 1и-) соединены с первым и вторым информационными входами (1+1)-го итерационного узла соответственно, о тл и ч а ю щ е е с я тем, что, с 15 целью расширения класса решаемых задач за счет выполнения операции поворота вектора и преобразования систем координат, в него дополнительновведены блок памяти знаков угла, 20 блок памяти величины угла, коммутатор и группа регистров, а в каждыйитерационный узел введен коммутатор, причем первые информационныевходы первого и второго сумматороввычитателей 1-го итерационного узла(1=:1и) соединены соответственно с первым и вторым информационнымивходами этого узла, вторые информационные входы первого и второго сумматоров-вычитателей 3-го итерацион- .ного узла соединены соответственнос третьим и четвертым информационными входами этого узла, управляющиевходы первого и второго сумматоровЗ 5 вычитателей 1-го итерационного узлаобъединены и соединены с выходом коммутатора, первый и второй информационный входы которого соединены спятым и шестым информационными входами 1-го итерационного узла, управляющий вход коммутатора 3-го итерационного узла соецинен с входом заданиярежима этого узла, информационныевыходы первого и второго регистров 5 3-го итерационного узла соединены свыходами соответственно абсциссы иординаты этого узла, пятый и шестойинформационные входы первого итерационного узла соединены с входами 0 соответственно знаков ординаты и угла устройства, входы абсциссы и ординаты которого соединены соответственно с четвертым и третьим информационными входами первого итерацион ного узла, выход знакового разрядавторого регистра 1-го итерационногоузла соединен с выходом знака углаэтого узла, причем выходы абсциссы130812 Составитель С.КуликовТехред Л.Олейник Корректор Г.Решетник Редактор М.Дылын Заказ 1892(45 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5( = 1п) соединены со сдвигомна 1 разрядов в сторону младших разрядов с"четвертым и третьим информационными входами (+1)-го итерационного узла соответственно, выход знака угла 1-го итерационного узла соединен с пятым информационным входом(д+1)-го итерационного узла, входвеличины угла устройства соединен с Юадресным входом блока памяти знаковугла, выходы которого соединены синформационными входами первой группы коммутатора, информационные входывторой группы которого соединены с 15выходами знака угла соответствующих итерационных узлов, 1-й выход коммутатора соединен с входом первогоразряда 1-го регистра группы, выход1-го разряда 1-го регистра группы соединен с шестым информационным входом 1-го итерационного узла, стробирующие входы регистров группы соединены с тактовым входом устройства,вход задания режима устройства сое"динен с одноименными входами всехитерационных узлов и с управляющимвходом коммутатора, выход 3-го разряда 1-го регистра группы соединенс 1-м адресным входом блока памятивеличины угла, выход которого является выходом фазы устройства.