Устройство для управления памятью

ОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 504 С 06 ПИСАНИЕ ИЗОБРЕТЕНИЯ У СВИДЕТЕЛ ВТОРСК итании У 140541975.льство СССР3/02, 1981.УПРАВЛЕНИЯ ПАфр со ес си вычисл ет быть испольпамятью. Цельние быстродейст ойство содержит ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР, ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ( ) ДЛЯМЯТЬЮ57) Изобретение отнтельной технике и мозовано для управлениизобретения - повышевия устройства, Устр коммутаторы, блоки памяти, счетчик, дешифратор, блок логического анализа и блок местного управления. Принцип работы устройства состоит в следующем, Определяется место для поступившего фрагмента памяти в таблице свободной памяти, наращивается соответст вующий фрагмент памяти в таблице, если поступивший фрагмент является для него смежным, вновь поступившийагмент записывается в таблицу вответствии с его начачьным адресом,ли он не является смежным, и таблица разделяется на две частиона была полностью заполнена.ф-лы, 1 ил.45 50 55 чальным адресом. Изобретение относится к вычислительной технике и может быть использовано для управления памятью.Целью изобретения - повышение быстродействия устройства.На чертеже изображена структурная схема устройства для управления памятью.Устройство содержит первый 1, второй 2, третий 3 и четвертый 4 коммутаторы, первый 5 и второй 6 блоки памяти, счетчик 7, дешифратор 8, блок 9 логического анализа и блок 10 местного управления,Блок 9 логического анализа содержит первый 11, второй 12 и третий 13 регистры, первый 14, второй 15,и третий 16 блоки сравнения, первый 17 и второй 18 сумматоры, блок 19 элементов ИЛИ и блоки 20-23 элементов И с первого по четвертый. Блок 10 местного управления содержит регистр 24, первый 25 и второй 26 триггеры, первый 27, второй 28 и третий 29 элементы ИЛИ, элемент НЕ 30, первый блок 31 элементов И, генератор 32 импульсов, второй блок 33 элементов И, третий 34, четвертый 35 и пятый 36 триггеры, элементы И 37-41 с первогопо пятый, шестой триггер 42, формирователь 43 импульсов, элемент 44 задержки, второй 45 и третий 46 блоки элементов ИЛИ.Устройство имеет входы 47-55 и выходы 56-60.Сущность работы устройства для управления памятью заключается в слеДующем. Для каждой освободившейся области памяти заданной емкости и с определенным начальным адресом устанавливается место в таблице начальных адресов свободных областей памяти, проверяется условие, является ли новая свободная область смежной с какой-либо из имеющихся областей. Если условие выполняется, то емкости двух областей суммируются. В противном случае проверяется условие, заполнена ли вся таблица свободной памяти, и если заполнена, то производится деление таблицы на две части и вновь поступившая область записывается на первое свободное место первой части таблицы. В противном случае вновь поступившей области памяти определяется место в соответствии с ее на 5 1 О 15 20 25 30 35 40 Устройство работает. следующим образом.В исходном состоянии счетчик 7,регистры 11-13 и 24 и триггеры 25,26, 34-36 и 42 обнулены.По входу 51 в регистр 11 записывается код начального адреса А освободившейся области памяти, а по входу52 в регистр 13 - ее объем Ч. Повходу 54 поступает импульс запуска иустанавливает триггер 35 в единичноесостояние, При этом разрешается прохождение импульсов с генератора 32через элементы И 37 и ИЛИ 27 на счетный вход счетчика 7Дешифратором 8разрешается последовательное подключение ячеек блока 5 памяти черезкоммутатора 3 к входу блока 15, Приэтом производится сравнение содержимого 1-й (д=1,п) ячейки блока 5 памяти (кода начального адреса А,-йсвободной области памяти) с содержимым регистра 11 (код А). При выполнении условия А с А, на выходеблока 15 появляется сигнал, которыйобнуляет триггер 35 (чем запрещаетсяпрохождение импульсов с генератора32), уменьшает содержимое счетчика 7на единицу и устанавливает в единичное состояние триггер 36,В результате проведенных действийв таблице памяти, реализованной блоками 5 и 6 памяти, установлено местодля вновь освободившейся области папяти с начальным адресом А и емкостью Ч. Затем проверяется, является ли эта область смежной с (х)-й,т.е. проверяется условие А;, +Ч,= А (в блоке 6 памяти из ячеек хранятся коды емкостей свободных областей памяти, коды начальных адресовкоторых хранятся в блоке 5 памяти). При этом на выходе сумматора 18 появляется код суммы А 1., + Чкоторый сравнивается с кодом А блоком 14, Если коды совпадают, то на выходе блока 14 имеется единичный сигнал, который устанавливает в единичное состояние триггер 25, сигнал с единичного выхода которого разрешает запись через элементы И 22 и ИЛИ 19 и коммутатор 2 кода суммы емкостей Ч + Ч с выхода сумматора 17 в (1-1)-ю ячейку блока 6 памяти и выдается на выход 56 устройства в качестве сигнала окончания его работы.1265 В противом случае триггер 26 устанавливается в единичное состояние(через элемент И 40) и имеет местоодин иэ спедующих двух случаев: всятаблица заполнена, т.е, 1-1 = и; 5не вся таблица заполнена, т.е. 1-1 Фи.В первом случае на выходе блока 16появляется единичный сигнал, которыйчерез элемент И 38 устанавливает 1 Отриггер 34 в единичное состояние.Сигнал с единичного выхода этоготриггера поступает на выход 58 в качестве сигнала окончания работы устройства, разрешает выдачу на выходы 1559 и 60 устройства соответственнокодов начальных адресов из второйполовины ячеек блока 5 памяти (черезкоммутатор 3 и элементы И 31) и ихемкостей из второй половины ячеек 20блока 6 памяти (через коммутатор 4и элементы И 23), т.е. производится"раздвоение" таблицы свободной памяти (одна таблица переполняется, поэтому она делится на две части, одна 25часть остается в блоках 5 и 6 памяти,а другая подается на выходы устройстваи записывается в другие блокипамяти), Кроме того, при этом обнуля.ются вторые половины ячеек блоков 5 30и 6 памяти, разрешается запись висчетчик 7 кода числа - + 1 из регистра224 (куда он заносится по входу 49устройства) через элементы И 33 иизапись в ( - + 1)-е ячейки блоков 52и 6 памяти соответственно кодов, А(из регистра 11,через коммутатор 1)и Ч" (из регистра 13 через элементы 40И 21, ИЛИ 19 и коммутатор 2),При выполнении условия 1-1 с и необходимо записать код А(Ч") в -юячейку блока 5(6) памяти, предварительно сдвинув (,п)-е ячейки внизна одну ячейку. В этом случае импульсс единичного выхода триггера 26 черезЭлемент И 41 разрешает сдвиг на однуячейку вниз информации для (д,и)-хячеек блоков 5 и 6 памяти, увеличивает содержимое счетчика 7 на единицу и разрешает запись кодов А, Чсоответственно в ь-е ячейки блоков 5и 6 памяти. Единичный сигнал с д-говыхода дешифраттдра 8 поступает на1-й вход (1, и)-х блоков элементовИЛИ 45 и 46, чем разрешается сдвигвниз на одну ячейку (з, о)-х ячеек 754 4блоков 5 и 6 памяти. Сигнал с выхода элемента И 41 в качестве сигнала окончания работы поступает на выход 57 устройства.При появлении сигнала на одном из выходов 56-58 устройства операционная система выдает сигнал "Исходное состояние" на вход 55 устройства, который обнуляет счетчик 7, регистры 11-13 и 24 и триггеры 25, 26, 34-36 и 42. По входам 47 и 48 производится первоначальная установка содержимого ячеек блоков 5 и 6 (с помощью триггера 42), при этом в первую ячейку блока"5 памяти записывается максимальный адрес данного внешнего устройства, затем по входу 53 поступает импульс, который обнуляет триггер 42 г счетчик 7.На этом работа устройства заканчивается,Формула изобретения 1. Устройство для управлез я памятью, содержащее коммутатор, блоки памяти, дешифратор и счетчик, выход которого соединен с входом дешифратора, выход которого подключен к первым входам коммутаторов, выходы первого и второго коммутаторов соединены соответственно с первыми входами первого и второго блоков памяти, выходы которых подключены .соответственно к вторым и третьим входам третьего и четвертого коммутаторов, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены блок логического анализа и блок местного управления,причем первый и второй выходы третьего коммутатора соединены соответственно с первыми входами блока местного управления и блока логического анализа, первый и второй выходы четвертого коммутатора подключены соответственно к второму и третьему входам блока логического анализа, вторые входы первого и второго коммутаторов являются одним из входов устройства, выход дешифратора соединен с вторым входом блока местного управления, выход счетчика подключен к четвертому входу блока логического анализа, выходы блока местного управления с первого по четвертый соединены соответственно со счетным и первым установочными входами счетчика, с треть 12657им входом первого коммутатора и вторым установочным входом счетчика, вычитающий вход которого соединен с первым выходом блока логического анализа, четвертый вход первого коммутатора соединен с вторым выходом бпока логического анализа, пятый вход первого коммутатора и третий вход второго коммутатора подключены к пятому выходу блока местного управления, чет.10 вертый вход второго коммутатора соединен с шестым выходом блока ме" стного управления, выходы которого с седьмого по десятый подключены соответственно к второму входу вто рого блока памяти, к третьему входу блока логического анализа, второму входу первого блока памяти и третьему входу второго блока памяти, третьему входу первого блока памяти, четвертые входы блоков памяти подключены к восьмому выходу блока местного управления, первый выход блока логического анализа соединен с третьим входом блока местного управления,чет вертый вход которого соединен с третьим выходом блока логического анализа, пятый вход которого соединен с одиннадцатым выходом блока местного управления, пятый вход которого соеди- ЗО нен с четвертым выходом блока логического анализа, пятый выход блока логического анализа соединен с пятым входом второго коммутатора, выходы блока местного Управления и блока логического анализа с шестого по деся 4 атый являются другими входами устройства, выходами которого являются выходы блока местного управления с двенадцатого по пятнадцатый и шестой выход блока логического анализа. 2. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок логического анализа содержит регистры,блоки сравнения, сумматоры, блокиэлементов И и блок элементов ИЛИ,причем выход первого регистра подключен к первым входам первого и второго блоков сравнения, выход второгорегистра соединен с первым входомтретьего блока сравнения, выход третьего регистра подключен к первымвходам первого сумматора и первого ивторого блоков элементов И, входыблока элементов ИЛИ соединены. с выходами блоков элементов И с первогопо третий, выходы первого и второгосумматоров подключены соответственнок первому входу третьего блока элементов И и второму входу первогоблока сравнения, выходы блоков сравнения, блока элементов ИЛИ, четвертого блока элементов И и первого регистра являются выходами блока логического анализа, входами которого являются входы регистров, четвертогоблока элементов И и второго сумматора, вторые входы блоков элементовИ с первого по третий, первого сумматора, второго и третьего блоковсравнения,1265754 Составитель В Техред В.Када о Корректор Г, Решетни Редактор И.Николайчу ПодписСССР 4/ эводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Заказ 5665/46 ТиВНИИПИ Государпо делам изо113035, Иосква, Ж венного комитетаетений и открытий35, Раушская наб.,