Логическое устройство для блоков памяти

Номер патента: 232604

Опубликовано: 01.01.1969

Авторы: Базуткин, Бондаренко, Карлов, Чермалых

МПК: H03M 7/48

Метки: входных, выходе, импульсов, одновременно, последовательную, поступающих, преобразования, серию, числа

...с помощью ключей 3 и угравляемых ими ключей 2 составляется схема мультивибратора 1, состоящая из 1+1 ячеек, Одновременно возбуждается его нулевая ячейка, обеспечивающая при возвращении в исходное состояние переключение первой ячейки, которая, в свою очередь, через открытый ключ 2 обеспечивает переключение следующей ячейки, В дальнейшем процесс повторяется до lг+1 ячейки. Оставшиеся (и+1) -- (1+1) =т - й ячеек мультивибратора 1 в данном случае не изменяют своего состояния, поскольку подключающие их ключи 2 находятся в закрытом состоянии. Таким образом, с выходов мультивибратора 1 обеспечивается последовательная во,времени посылки Й сигналов через формирователь 6.После исчезновения управляющих сигналов с выходов ключей 3 схема...

Номер патента: 888108

Опубликовано: 07.12.1981

Авторы: Алексеев, Барыбин, Братальский, Златников, Катковская, Кутынин, Солдатов, Субботин

МПК: G06F 7/39

Метки: умножения

...,множителя, а выход - с вторым вхо дом блока определения положительного результата, выход которого является выходом устройства умножения.На чертеже представлена блок-схема предлагаемого устройства.Устройство умножения содержит регистр 1 множимого, регистр 2 множителя, многорядную суммирующую схему 3, дешифратор 4 множителя, блок 5 подсчета количества переполнений, блок б определенияколичества отрицательных частичных произведений, блок 7 определения положительного результата.Первый выход многорядной суммирующей схемы и выход блока определения положительного результата являются выходами устройства.При выполнеии операции умножения содержимое регистра множимого поступает на первый вход многорядной сум мирующей схемы в зависимости...

Номер патента: 383044

Опубликовано: 01.01.1973

Авторы: Плт, Чернов

МПК: G06F 7/52

Метки: последовательного, умножения

...с выходом крайнего разряда регистра множителя (старшего или младшего, в зависимости от принятого варианта выполнения операции 30 умножения, начиная со старших илп младших3разрядов множителя). Каждый блок формирования сигнала произведения одноразрядных цифр имеет два выхода: выход сигнала старшего разряда произведения и выход сигнала младшего разряда. Если представить эти блоки размещенными в один ряд, причем их последовательность совпадает с последовательностью разрядов регистра множимого (учитывая соединение с блоками переключения выходов разрядов регистра множимого) и выход сигнала старшего, разряда произведения размещен со стороны, обращенной к старшим разрядам результата, то все выходы блоков формирования сигнала...

Номер патента: 614443

Опубликовано: 05.07.1978

Автор: Зимин

МПК: G06G 7/16

Метки: напряжений, умножения, четырехквадратное

...другой вход дифференциального каскада соединен с шивой нулевого потенциала, четыре токораспределяющих транэистора, базы первого и третьего иэ них соединены со вторым входом устройства, а базы втОрого и четвертого подключены к шине нулевого потенциала. Коллекторы первого и четвертого токораспределяющих транзисторов присоединены к клемме питания, а коллекторы второго и третьего - ко входу третьего источника тока выход которого присоединен к выходу устройства 2.Однако стабильность параметров и точность работы такого устройства недостаточны.Целью изобретения является повышение стабильности и точности работы.ттредложенное устройство отличается от известных тем, что в него введены логарифмирующие элементы, эмиттеры первого и второго...

Номер патента: 631936

Опубликовано: 05.11.1978

Автор: Казаков

МПК: G06G 7/16

Метки: напряжений, умножения

...входных нанряжений.Цепью изобретения является повышение точности перемножения.Дня этого в него введены блок заде ки, первый и второй триггеры, первые входы которых подключены к выходам первого и второго нуль-органов соответственно, один выход первого триггера через первый источник тока соединен с дополнительным входом первого интегратора, другой выход первого триггера через блок задержки присоединен к другому входу второго эпе.энта И и второму входу второго триггера, один выход которого через второй источник тока подключен к дополнительному входу второго интегратора, другой выход второго триггера соединен с выходом устройства и входом формирователя импупьса, выход которого подкпючен ко второму входу первого тригформула изобретения...