Анализатор кодовых последовательностей импульсов (его варианты)

)4 Н 03 М 7/00 СУДАРСТВЕННЫЙ КОМИ ДЕЛАМ ИЗОБРЕТЕНИЙ ЕТ СССРОТКРЫТИЙ ЕНИ ОПИСАНИЕ ИЭОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 86932/24-24 г 22(56) Быпянский П. Ингрем Д. Цифровые системы передачи. - М.: Связь, 1980, с. 197-199, рис 105, 10.6.. Генератор кодовых кбмбинаций импульсов Г 5-61. ГВ 3.264.039.ТО.Патент США У 3648237, кл. Н 04 Ь 7/08, 1981.Алексенко А,Г. и др. Проектирование радиоэлектронной аппаратуры на микропроцессорах. - М.: Радио и связь, 1984, с. 21-30.МикроЭВМ/Под ред. А.Дирксена.М Энергоиздат, 1982.Авторское свидетельство СССР У 839907, кл. Н 03 К 13/22, 1980.Авторское свидетельство СССР У 1023655, кл. Н 03 К 13/22, 1982, (54) АНАЛИЗАТОР КОДОВЫХ ПОСЛЕДОВА-. ТЕЛЬНОСТЕЙ ИМПУЛЬСОВ (ЕГО ВАРИАНТЫ)(57.) Изобретение может использовать-ся для проверки работоспособности ифровых линий связи, цифровых микросхем. Цель изобретения - расширение функциональных воэможностей путем обеспечения возможности работы с. сиг:4 налами, имеющими произвольную временную расстановку тактовых и информационных импульсов. Устройство по перьвому варианту содержит формирователь тактовых сигналов, входной блок, блок управления, блок временного сдвига, выделитель ошибок, счетчик ошибок, измеритель периода.и программный блок, а по второму варианту устрой" ство содержит формирователь тактовых сигналов, входной блок, блок управления, блок, временного сдвига, вь 1 делитель ошибок, счетчик ошибок, блок мультиплексирования. Все блоки устройств объединены между собой шинами данных, синхронизации иадреса. Благодаря введению формирователя тактовых сигналов, блока .временного сдвига, измерителя периода, либо блока мультиплексирования, и программного блока выделенный тактовый сигнал задерживается для обеспечения ,его синхронизма с входным. После это-. го в устройстве определяется число ошибок (неправильно принятых или искаженных символов). 2 с.п. и 3 з,п. ф-лы. 7 ил.Изобретение относится к автоматике и вычислительной технике и может быть использовано, например, для пронерки работоспособности циФровых линий связи или цифровых микросхем,Цель изобретения - расширение функциональных возможностей путем обеспечения возможности работы с сигналами, имеющими произвольную временную расстанонку,тактоных и информационных импульсов.На фиг, 1 и 2 представлены блоксхемы соответствующих вариантов устройства; на фиг. 3 - пример выполнения измерителя периода; на фиг4 то же, блока мультиплексирования; на фиг. 5 - то же, блока управления; на фиг. 6 и. 7 - алгоритмы работы устройства для первого и нторого вариантов соответственно.По первому варианту (фиг. 1) анализатор кодовых последовательностей импульсов содержит формирователь 1 тактовых сигналов, входной блок 2, блок 3 управления, блок 4 временного сдвига, выделитель 5 ошибок, счетчик 6 ошибок, измеритель 7 пернода и программный блок 8, шину 9 данных, шину 10 синхронизации и адресную шину 11. Информационный вход входного блока 2 является информационным входом устройства, входы блока 3 управления являются управляющими входами устройства, Первый и второй информационные выходы 12 и 13 входного блока 2 соединены соответственно с информационным входом вьщелителя 5 ошибок и первым входом формирователя 1 тактовых. сигналов, второй вход которого является тактовым входом устройства, а первый и второй выходы подключены квходам соответственно измерителя 7 периода и блока 4 временного сдвига, выход которого соединен с тактовым входом входного блока 2, тактовый выход которого подключен к тактовому входу вьщелителя 5 ошибок, выход которого соединен с входом счетчика 6 ошибок.По второму варианту (фиг. 2) ана лизатор кодовых последовательностей .импульсов содержит формирователь 1 тактовых сигналов, входной блок 2, блок 3 управления, блок 4 временного сдвига, выделитель 5 ошибок,.счетчик 6 ошибок, блок 14 мультиплексирования и программный блок 8, шину 9 данных, шину 10 синхронизации и ад 51 О 40 сигнала относительно информационногои может быть выполнен, например, в45 50 55 15 20 25 30 35 ресную шину 11. Информационный входвходного блока 2 является информационным входом устройства, входы блока 3 управления являются управляющимивходами устройства. Первый и второйинформационные выходы 2 и 13 входного блока 2 соединены соответственно с информационным входом выделителя 5 ошибок и первым входом формиронателя 1 тактовых сигналов, второйвход которого является тактовым вхо-:дом устройства, а первый и второй выходы подключены соответственно к первому нходу блока 14 мультиплекси-рования,и входу блока 4 временного сдвига, выход которого соединен с тактовым входом входного блока 1, тактовый выход которого подключен к тактовому входу вьделителя 5 ошибок, вь 1 ход которого соединен с вторым входом блока 14 мультиплексирования, выход которого подключен к входу счетчика 6 ошибок, Шина 9 данных является двунаправленной.Формирователь 1 тактовых сигналов может быть выполнен в соответствии с 13, Он предназначен для того, чтобы преобразовывать вьделяемые входным блоком 2 из кодовой последовательности импульсов, либо поступающие на тактовый вход устройства .сигналы в сигналы тактовой частоты, Входной блок 2 служит для преобразования входных информационных сигналов в стандартные сигналы эмиттерно-свя" занной или транзисторно-транзисторной логики (ЭСЛ или ТТЛ) и их декодирования. Блок 4 временного сдвига слуф жит для изменения задержки тактового виде последовательно соединенных элементов одинаковой задержки, выходыкоторых могут коммутироваться с выходом блока 2. Выделитель 5 ошибкипредназначен для определения наличия или отсутствия ошибок в принятом.сигнале, примером его выполнения может служить 33. Измеритель 7 периода предназначен для определения периода тактовой час. таты, вьделенной формирователем 1, на основании данных о котором производится запуск и синхронизация вьщелителя 5 ошибок, Измеритель 7 периода (фиг, 3) включает кварцевый гене"ратор 15, элементы И-НЕ 16, 17,и-разрядный декадный счетчик 18,трехразрядный декадный счетчик 19, мультиплексоры 20 и 21, декадный счетчик 22, Р-триггеры 23 и 24, ВЯ- триггер 25, управляющий регистр 26, и дешифратор 27.Блок 14 мультиплексирования предназначен для поочередного подключения тактовых сигналов и сигналов с выделителя 5 ошибок на вход счетчика 6 ошибок. Блок 14, например, состоит (фнг, 4) из мультиплексора 28, управляющего регистра 29 и дешифратора 30.Блок 3 управления содержит (фиг. 5) буферный блок 31, выполненный в виде Г 41, счетчик 32, мультиплексор 33, дешифратор 34, блок 35 ойеративной памяти, генератор 36, усилители 37 и 38 и индикатор 39.. Программный блок 8 реализуется на базе микропроцессорного набора в виде микроЭВИ Г 53Анализатор кодовыхпоследовательностей импульсов работает в двух режимах: определение вероятности К появления ошибки в импульсной последовательностииВ Тгде п - количество ошибочно принятыхимпульсов;В - скорость передачй бит/с 1 Т - время измерения,либо фиксирование числа ошибок за определенный интервал времени, который обычно называют интервалом анализа.Анализатор кодовых последовательф ностей импульсов работает следующимобразом. Анализируемая импульсная последовательность с информационного входа устройства поступает на информационный вход входного блока 2, на тактовый вход которого подаются тактовые сигналы с блока 4 временного сдвига. На вход блока 4 поступают сигналы с формирователя 1 тактовых сигналов, который либо выделяет тактовую частоту из спектра входной кодовой последовательности с выхода 13 входного .блока .2 (при этом сигнал на тактовый вход устройства.не поступает), либо передает тактовый сигнал, поступающий на тактовый вход устройства.Блок 4 временногосдвига осуществляет переменную задержку тактового сигнала относительно информационного сигнала. В зависимости от управляющейинформации, поступающей по шине 9данных, на выходе этого блока 4 тактовый сигнал будет задержан на величину ото до.и , где 1 - задержка одного элемента; и - число иоследовательно соединенных элементов задерж"ки. Тактовый сигнал совмещается пофронтам с информационным так, чтобы10 ошибка, вносимая анализатором кодовых последовательностей импульсов,была минимальной,Совмещенные по времени тактовые иинформационные сигналы с входногоблока 2 поступают на соответствующиевходы выделителя 5 ошибок, где проверяется правильность совмещения.Информация о достижении синхронизациио шине 9 данных останавливает после 20 довательный перебор задержек в блоке 4 временного сдвига, после чегоанализатор кодовых последовательностей импульсов перейдет в режим измерения коэффициента ошибок.В первом варианте устройства сигнал ошибки с выхода выделителя 5 поступает на счетчик 6 ошибок, По истечении времени подсчета числа ошибок информация со счетчика 6 считыва.ется в шину 9 данных. Запуск и синх-.. ронизация выделителя 5 осуществляются по данным с измерителя 7 перио- да,Измеритель У периода функциониру ет следующим образом. Тактовые импульсы поступают на вход элементаИ-НЕ 16. Сигналы с выхода кварцевого генератора 15 поступают на первыйвход элемента И-НЕ 7, Сигналы поступающие с управляющего регистра26, в который записывается информация с шины 9 данных сигналами с выхода адресного дешифратора 27, обнуляют и-разрядный декадный счетчик18, трехразрядный счетчик 19,декадный счетчик 22, ВЯ-триггер 25,Р-триггеры 23 и 24. Сигнал с инверсного выхода ВБ-триггера 25 .выдает-разрешающий уровень на входы элемен тов И-ЙЕ 16 и 17. Тактовые сигналыначинают поступать через элементИ-НЕ 16 на вход и-разрядного декадного счетчика 18, а импульсные сигналы с выхода кварцевого генератора55 15 - через элемент И-НЕ 17 на входтрехразрядного декадного счетчика 19.Тактовая частота кварцевого генератора 15 дополжна быть 10 " Гц, гдеК=1, 2, 3 Тактовые сигналы, поступающие на вход и-разрядного декадногосчетчика 18, начинают заполнять его.Сигналы с выхода переноса каждогоиз декадных разрядов подаются на соответствующие входы мультиплексора20, Первоначально сигнал с выходасчетчика 22 разрешает прохождение навыход мультиплексора 20 сигнала пере Оноса первого разряда и-разрядногосчетчика 18 Приходящий импульс переноса первого разряда этого счетчика 18 увеличит на единицу содержимоесчетчика 22 и подготовит мультиплексор 20 для выдачи сигнала с второгоразряда счетчика 18. Одновременносигналы с выходамультиплексора 20поступают на .синхронизирующий входР-триггера 24, подтверждая состояние 200-триггера 23, Когда появится первыйимпульс переполнения с второго разряда трехразрядного декадного счетчика 19, то состояние Р-триггера 23изменится. Информация с выхода триггера 23 переписывается сигналом свыхода мультиплексора 20 в 0-триг"гер 24. Когда информация. перепишется,изменится состояние последнего исигналом с его выхода по входу 8 30установится ВЯ-триггер .25. Сигнал сего выхода заблокирует элементы И-НЕ16 и 17, Таким образом за время ,.равное=Т 1,35,где Т- период кварцевого генератора 15;Я - показания трехразрядногодекадного счетчика 19,, пройдет 10 периодов тактовой частоты. Следовательно период тактовойчастоты Т можно определить какт,= 10-,где- время, с.45Значение периода Т считывается по шине 9 данных в программный блок 8.Во втором варианте устройства сиг нал ошибки с выхода выделителя 5 ошибок поступает,на второй вход бло 50 ка 14 мультиплексирования. Его Функционирование происходит следующим обраэом 1 упраляющий регистр 29 поочередно программируется через дешифратор ЗО так, чтобы на выход мультиплексора 28 проходил либо тактовый сигнал, либо сигнал ошибки с выдели- теда 5, Сигнал с выхода мультиплексора 28 поступает на вход счетчика 6 ошибок.Первоначально счетчик 6 ошибок подсчитывает количество тактовых им%.пульсов за время 1 Ос, где и 1, 2 или 3. Допустим, что в счетчике запи" сано Б тактовых импульсов за время 1, тогда значение тактовой частоты Г=И - , Гц.1Это значение заносится .в оперативную память программного блока 8, после чего определяется значением1Т.Эта константа используется затем для организации цикла работы выделителя.5 ошибок. После этого через блок 14 мультиплексирования на вход счетчика 6 подключается сигнзл ошибки с выделителя 5 ошибок и счетчик 6 программируется на подсчет числа ошибок.В обоих вариантах устройства для установки соответствующих режимов работы отдельных устройств н вывода результата измерерния на цифровое табло .служит блок 3 управления. Организация обмена информацией в параллельном формате между блоками 3 и 8 осуществляется благодаряналичию в составе буферного блока 31, в блоке 3 управления - трех буферных регист-, ров.Блок 3 управления функционирует следующим образом. Первоначально на управляющие входы устройства, подключенные к буферному блоку 31, поступают данные о режимах работы блоков устройства. В блок 35 оперативной па мяти с выходов второй группы блока 31 информация заносится так, чтобы на . индикаторе 39 высвечивались одни нули. Информация в блок 35 заносится по нулевому адресу, так как счетчик 32 обнулен. Управление режимом записи осуществляется с выходов первой группы блока 31, причем мультиплексор 33 в данном случае управляется таким образом, чтобы на синхронный вход счетчика 32 поступили тактовые сигналы, которые формируются программным образом в блоке 31 Блок 35 оперативной памяти при этом программируется на запись. Когда этот блок 35 заполнен, на выход мультиплексо- ра 33 проходят сигналы с выхода гене.ратора 36. Для этого соответствующимобразом перепрограммируется блок 31. Для осуществления динамической индикации включен дешифратор 34. Выходы блока 35 и дешифратора 34 через уси лители. 37 и 38 подключены к соответ-,сствующим входам индикатора 39. В процессе работы анализатора кодовых последовательностей импульсов регулярно производится опрос управляющих О входов, для чего в программном блоке 8 предусмотрен цикл обращения к блоку 3 управления длительностью около 10-30 мкс.Программный блок 8 предназначен 5 для управления анализатором кодовых последовательностей импульсов считывания и обмена информацией Между отдельными блоками устройства, выполнения арифметических операций в форма те арифметики с плавающей запятой.Блок-схема алгоритмов работы анализатора кодовых последовательностей импульсов для первого и второго ва рианта выполнения устройства пред". ставлена на фиг. 6 и 7 соответственно, Первоначально " программный блок 8 опрашйвает блок 3 управления, затем переходит в режим ожидания приема сигнала Пуск . После этого програмИ 11Мный блок 8 определяет корректность установки режима. Если режим установлен неверно, то на индикаторе 39 загорается сигнал "Тревога 1"Если режим корректен, то для первого ва 35 рианта выполнения устройства измеритель 7 периода определяет значениепериода тактовой частоты Т. Результат измерения периода заносится в соот ветствующую ячейку оперативной памяти программного блока 8. Если период тактовой частоты не определен, то загорается сигнал "Тревога 2". При определении периода тактовой частоты программный блок 8 определяет значе 45 ние 32 Т с целью организации программной временной задержки при входе в, синхронизм выделителя 5 ошибок. После этого задается цикл входа в синхронизм, В данном случае управляются в динамике блок 4 временного сдвига и выделитель 5 ошибок. Если синхронизм достигнут, то выдается сигнал разрешения эа счет счетчика 6 ошибок. Если синхронизм не достигнут, то за- ф горается сигнал "Тревога 3".Для второго вариантавыполнения устройства после определения корректности установки режима счетчик Ъ ошибок определяет значение тактовой частоты Г. Результат измерения частоты заносится в соответствующую ячейку оперативной памяти программного блока 8. Если тактовая частота не определена, то загорается сигнал "Тревога 2". При определении тактовой частоты программный блок 8 определяет значение 32с целью организацииГпрограммной временной задержки при входе в синхронизм выделителя 5 ошибок. После этого задается цикл входа в синхронизм. В данном случае, как и для первого варианта, управляются в динамике блок 4 временного сдвига и выделитель 5 ошибок. Если синхронизм достигнут, то выдается сигнал разрешения на счет счетчика 6 ошибок, если не достигнут, загорается сигнал "Тревога 3".После того, как для обоих вариан 1 тов устройства достигнут синхронизм, программным блоком 8 задается времяза которое определяется число ошибок И. По истечении этого времени блокируется счетчик 6 ошибок и определяется коэффициент ошибок К . В начале работы после опроса управляющих входов задаются режимы работы входного блока 2 и формирователя 1 тактовых сигналов.Из блок-схемы видно, что в каждом цикле измерения задается алгоритм адаптации анализатора кодовой последовательности импульсов к произвольной временной расстановке тактовых и информационных сигналов.формула изобретения1Анализатор кодовых последовательностей импульсов, содержащий входной блок, выделитель ошибок, счетчик ошибок и блок управления, входы которого являются управляющими входами. устройства, информационный вход входного блока является информационным входом устройства, первый информационный выход подключен к инфбрмационному входу выделителя ошибок, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей путем обеспечения возможности работы с сигналами, имеющими произвольную временную расстановку тактовых и информационныхимпульсов, в него введены формирователь тактовых сигналов, блок временного сдвига, измеритель периодаи программный блок, шина данных,5шина синхронизации и адресная шинакоторого подключены к соответствующим шинам входного блока, выделителя ошибок, счетчика ошибок, блокауправления, формирователя тактовых 1 Осигналов, блока . временного сдвига.и измерителя периода, второй информационный выход входного блока .соединен с первым входом формирователятактовых сигналов, второй вход которого является тактовым входом устрой-,ства, а первый и второй выходы подключены к входам соответственно измерителя периода и блока временногосдвига, выход которого соединен с 20тактовым входом входного блока, тактовый выход которого подключен ктактовому входу вьщелителя ошибок,выход которого соединен с входомсчетчика ошибок, 2512 Анализатор кодовых последовательнбстей импульсов, содержащий входной блок, выделитель ошибок,. счетчик ошибок и блок управления, входы которого являются управляющими входами устройства, информационный вход входного блока является информационным входом устройства, первый информационный выход подключен к информационному входу вьщелителя оши 35 бок, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных воэможностей путем обеспечения воэможности работы с сигналами, имеющими произвольную временную расата-,40 новку тактовых и информационных импульсов, в него введены формирователь тактовых сигналов, блок временного сдвига, блок мультиплексирования и программный блок, шина данных,45 синхронизации и адресная шина которого подключены к соответствующим шинам входного блока, выделителя ошибок, .счетчика ошибок, блока управления, формирователя тактовых сигналов, блока временного сдвига и блока мультиплексирования, второй информационный выход входного блока соединен с первым входом формирователя тактовых сигналов, второй вход которого является тактовым входом устройства, а первый и второй выходы подключены соответственно к первому входу блока мультиплексирования и входу блока временного сдвига, выход которого соединен с тактовым входом входного блока, тактовый выход которого подключен к тактовому входу выделителя ошибок, выход которого соединен с вторым входом блока мультиплексирования, выход которого подключен к входу счетчика ошибок,.3. Анализатор по и. ), о т л ич а ю щ и й с я тем, что измеритель периода содержит кварцевый генератор, и-разрядный декадный счетчик, трехраэрядный декадный счетчик, первый и второй мультиплексоры, декадный счетчик, ВБ-триггер, первый и второй Б-триггеры, управляющий регистр, дешифратор, первый и второй элементы И-НЕ, первые входы которых соединены соответственно с входом измерителя периода и с выходом кварцевого генератора, вторые входы объединены и подключены к выходу ВБ-триггера, вход установки в ноль которого объединен с входами установки в ноль Р-.триггеров декадного счетчика, п-разрядного декадного счетчика и трехразрядного декадного счетчика и подключен к выходу управляющего регистра, выходы разрядов трехраэрядного декадного счетчика соединены с соответствующими входами второго мультиплексора, выходы которого объединены с соответствующими информационными входами управляющего регистра и подключены к шине данных измерителя периода, входы синхронизации управляющего регистра соединены с шиной синхронизации измерителя периода, управляющий вход управляющего регистра подключен к первому выходу дешифратора, входы которого соединены с адресной шиной измерителя периода, второй выход дешифратора соединен с первым управляющим входом второго мультиплексора, второй управляющий вход которого объединен с входом установки в единицу ВБ-триггера и подключен к выходу второго Р-триггера, вход которого соединен с выходом первого Э-триггера, вход которого подключен к выходу переполнения второго разряда трех- разрядного декадного счетчика, синхронизирующий вход второго 0-триггера объединен с входом декадного счетчика и подключен к выходу первого.мультиплексора, выход декадного счетчикасоединен с третьим управляющим входом12 1238243 11второго и управляющим входом первого мультиплексора, входы первого мультиплексора соединены с соответствующими выходами переполнения разрядов и-раз рядного декадного счетчика, вход которого и вхэд трехразрядного декадно,го счетчика соединены с выходами со,.ответственно первого и второго эле,ментов И-НЕ.4. Анализатор по п. 2, о т л ич а ю щ и й с я тем, что блок мультиплексирования содержит мультиплексор, управляющий регистр и дешифратор, входы которого подключены .к адресной шине блока мультиплексирования, выход дешифратора соединен с ,управляющим входом управляющего ре:гистра, информационные входы и входы синхронизации которого подключены 2 О соответственно к шине данных и шине синхронизации блока мультиплексирования, выходы управляющего регистра соединены с управляющими входами мультиплексора, входы и выход которо;го являются .соответствующими входами и выходомблока мультиплексирования.5. Анализатор по пп. 1 и 2, о тл и ч а ю щ и й с я тем, что блок управления содержит счетчик, мультиплексор, дешифратор, блок оперативнойпамяти, генератор импульсов, первыйи второй усилители, индикатор и буферный блок, шина данных, шина синхронизации и адресная шина которогоподключены к соответствующим шинамблока управления, входы буферногоблока являются входами блока управления, выход генератора импульсов соединен с первым входом мультиплексора, другие входы которого подключенык первым выходам первой группы буферного блока, выход мультиплексорасоединен с входом счечика, вход синхронизации которого подключен к второму выходу первой группы буферногоблока, выходы счетчика соединены ссоответствующими входами блока оперативной памяти и дешифратора, выходкоторого через первый усилитель подключен к первому входу индикаторауправляющие входы блока оперативнойпамяти соединены с соответствующимивыходами второй группы буферного бло-.ка, выходы блока оперативной памятичерез второй усилитель подключейы квторому входу индикатора.