Цифровое устройство для вычисления функций

Союз Сфветскнк Сфцналнстнческнк Республик(22) Заявлен 7.12.79 (23 2848805/18-2 присоединением заявки М 06 Е 7/54 Госуаарствеяяый комнтет СССР яо Аелам изобретеннЯ я открытнЯ(54) ЦИФРОВОЕ УСТРОЙСТВОФУНКЦИЙ. ЧИСЛЕНИ О Изобретение относится к вычислительной технике н предназначено для использования в информационновычислительных системах, дискретных преобразователях координат, в системах с функциональными преобразователями дискретной инФормации.Известно устройство, содержащее блок памяти, регистр информационные входы которого соединены с информационными входами устройства, выходы регистра через первую группу элементов И соединены со входами блока адресации, а через вторую группу элементов И с подключеннымк выходу устройства, выходы блока адресации подключены ко входам первого коммутатора, управляющие входы первой и второй групп элементов И, первого коммутатора и регистра29 соединены с выходом блока управления, группу элементов ИЛИ, распределительный блок и дополнительные коммутаторы. Входы коммутатора соединены с выходами блока адресации, управляющие входы подключены к выходу блока управления,. выходы первого н дополнительных коммутаторов соединены соответственно с входом блока ,памяти и через группу элементов ИЛИ 3 подключены к управляющим входам распределительного блока, выходы блока памяти через распределительный блокподключены к счетным входам регистраф Ь 1Однако при увеличении точности воспроизведения Функции уменьшается величина ступени аппроксимирующей функции, что увеличивает число участков аппроксимации, следовательно растет объем адресной части и число коммутаторов, это увеличивает затраты оборудования, уменьшает надежность и быстродействие.Наиболее близким к предлагаемому по технической сущности является устройство, содержащее регистр, информационные входы Которого соединены с информационными входами устройства, разрядные выходы регистра соединены с информационными входами адресной комбинационной схемы, управляющий вход которой подключен к входу управления, а выходы соединены с входами блока памяти, первая группа выходов которого подключена к первой группе входов сумматора, а вторая к соответствующим входам микропрограммного автомата, управляющие выходы которого подключены к управля 8556585 10 15 20 25 ЗО 35 40 50 55 40 65 ющим входам регистра комбинационной схемы, сумматора и сдвигового регистра, входы сдвигового регистра сое. динены параллельно с информацион,ными входами регистра, а выходы подключены к второй группе входов сумматора, выходы сумматора являются выходами устройства (2).Недостатком данногоустройства является низкое быстродействие, Действительно, быстродействие этого устройства определяется по формуле через соответствующие элементы за-держки группы соединены с входамисоответствующих элементов ИЛИ группы,выходы которых соединены со второйгруппой входов сумматора, выходыкоторого являются выходами устройства,На чертеже представлена блоксхема устройства,Устройство содержит регистр 1,триггер 2, дешифратор 3, блок 4 памяти, сумматор 5, щ групп элементов И 6группу элементов 7 задержки и группуэлементов ИЛИ 8.В предлагаемом устройстве значения функций представляются в видесуперпозиции трансформированной вТ-блоках элементов И кодовой последовательности входного аргумента икорректирующих констант. Для Участкаизменения аргумента (х схх)3+1функция представлена в следующемвиде:Г(х) =х( 9+9 + +9+Йо)ф-где х - аргумент функции;д - основание принятой системысчисления,-1;)- константы преобразования,принимающие значения О или 1;ь - значение корректирующих1группа элементов И открывается, а при= О нет.Количество и знаки выбираются сучетом необходимой точности воспроизведения функции. Процедура расчета реализуемой функции заключается втом,что определяется значение коррек"тирующей константы Ь и коэффициентао до + д+(фф-)наклона прямой на 1-ом линейном участке аппроксимации.Цифровое устройство для вычисленияфунКций работает следующим образом.По входу "Сброс" устройства импульс устанавливает в исходное состояние регистр 1 и сумматор б. Импульс "Запуск" поступает на счетный вход триггера и устанавливаетна его единичном выходе потенциал,который устанавливаеЪ на выходерегистра 1 выходную кодовую последо"вательность аргумента. Посколькуразрешающий вход дешифратора 3 открыт нулевым уровнем инверсного входа триггера 2, то под действием кодааргумента на выходе дешифратора 3сформируется импульс, который поступает на соответствующий вход блока 4 памяти, под действием которогос первой группы выходов блока 4 памяти считывается код константы, который поступает на первую группу входов сумматора 5, а со второй группывыходов блока 4 поступает код константы преобразования на соответствующие управляющие входы группыэлементов И б, на выходе которых855658 формула изобретения ВНИИПИ Заказ 6915/ Тираж 745 Подписно появятся коды аргумента, которые пройдут через элементы задержки на входы элементов ИЛИ 8, с выходов которых импульсы:поступают на соответствующие вторые входы сумматора 5Технико экономический анюйиз 5 предлагаемого устройства показывает что быстродействие этого устройства определяется как с-= св+Вгде Г - тактовая частота. Сф". В сравнении с быстродействием О известного устройства выигрыш в быстродействии составляет г ,+ Ф(В) ,щКроме того, с введением щ групп по о элементов И уменьшается потреб ляемая мощность по сравнению с известным устройством в 3-4 раза. Введение управляющего триггера кроме уменьшения времени управления (отсутствие команд сдвига и анализа 2 О сдвига) упрощает устройство управления, так как отсутствует необходимость в элементах, формирующих вышеуказанные команды. Цифровое устройство для вычисления функций, содержащее регистр, дешифратор, блок памяти и сумматор, причем информационные входы регистра соединены с входами устройства, первый управляющий вход регистра соединен с входом сброса устройства, выходы разрядов регистра соединены с соответствующими входами дешифратора, выходы которого соединены со входами блока памяти, первая группа выходов которого подключена к первойгруппе входов сумматора, управляющийвход которого соединен со входомсброса устройства, о т л к ч а ю -щ е е с я .тем, что, с целью повышения быстродействия, в него введеныщ групп элементов И, где в - разрядность коэффициента наклона аппроксимирующей прямой, группа элементовзадержки, группа элементов ИЛИ и триг.гер, первый и второй взводы которогосоединены соответственно со входамисброса и запуска устройства, прямойвыход триггера соединен со вторымуправляющим входом регистра, инверсный выход триггера соединен с управляющим входом дешифратфра, выходыразрядов регистра соединены с первымивходами соответствующих элементов Икаждой группы, вторые входы элементовИ каждой группы подключены к соответствующим выходам второй группы выходов блока памяти, выходы элементов Икаждой группы через соответствующиеэлементы задержки группы соединеныс входами соответствующих элементовИЛИ группы, выходы которых соединены со второй группой входов сумматора, выходы которого являются выходами устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке 9 2516193/18-24,кл. б 06 Г 15/32.2. Патент США Р 3962573,кл. 235.-15, 1976 (прототип). илиал ППП "Патент",