Устройство для автоматического контроля блоков

(54) (57) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ БЛОКОВ, содержащее дешифратор, группу коммутаторов, блок контроля, включающий группу формирователей импульсов и группу регистраторов и блок управления, содержащий узел памяти, узел ввода информации и узел сравнения, причем группа входов признаков номера контролируемого контакта узла памяти соединена с группой входов дешифратора, выходы которого соединены с управляющими входами соответствующих коммутаторов группы, выходы формирователей импульсов группы и выходы контролируемого блока соединены с информационными входами соответствующих коммутаторов группы, выходы признаков тестовой комбинации узла памяти блока управления соединены с входами формирователей импульсов группы, группа выходов признаков режима работы узла памяти блока управления соединена с группой входов режима работы контролируемого блока, информационные входы регистраторов группы и контролируемого блока соединены с первыми информационными выходами соответствующих Коммутаторов группы, управляющие входы регистраторов группы соединены с выходами признаков типа преобразования узла памяти, выходы регистраторов группы соединены с первой группой информационных входов узла сравнения, вход узла ввода информации соединен с информационным входом узла памяти, группа выходов признаков эталонного кода которого соединена с второй группой информационных входов узла сравнения,отличающееся тем, что, с целью повышениядостоверности контроля устройства, в неговведены группа пороговых элементов, группаэлементов задержки, две группы элементов Иэлемент ИЛИ, регистр прерываний и регистрмаски, а в блок управления введены генератор импульсов, элемент И и узел запуска,содержащий группу элементов И, три элемента ИЛИ, два триггера, регистр номераоперации, две группы индикаторных элементов, переключатель сброса и переключатель пуска, причем вторые информационныевходы коммутаторов группы соединены с входами соответствующих пороговых элементовгруппы, выходы которых соединены непосредственно с первыми входами и через соот- вветствуюшие элементы задержки группыс вторыми входами соответствующих элементов И первой группы, выходы которых соединены с информационными входами ре- %,гистра прерываний, выходы которого соединены с первыми входами элементов И Явторой группы, выходы которых соединеныс входами элемента ИЛИ, выходы элемента ИЛИ и узла сравнения блока управления соединены с входами соответствующихиндикаторных элементов первой группы узла а 1запуска и соответствующими входами пер- црвого элемента ИЛИ узла запуска, выходпервого элемента ИЛИ узла запуска соеди- файфнен с первыми входами элементов И группы ьЬузла запуска, вторые входы которых соеди- Я 5иены с выходами признаков номера операцииузла памяти, выходы элементов И группыузла запуска соединены с информационнымивходами регистра номера операции, выходы фкоторого соединены с входами индикаторных фэлементов второй группы, первые входы второго и третьего элементов ИЛИ узла запускаобъединены и через переключатель сбросасоединены с шинои нулевого потенциала, выход второго элемента ИЛИ узла запуска соединен с нулевым входом первого триггера,прямой выход которого соединен с первым1179348 сравнения, где сравнивается с эталонным, записанным в ячейке памяти узла 17 памяти.При несравнении сигнал с выхода узла 20 35 сравнения через элемент ИЛИ 28 узла 21 входом элемента И блока управления, второй вход которого соединен с выходом генератора импульсов, выход элемента И блока управления соединен со стробирующим входом узла сравнения, выход третьего элемента ИЛИ узла запуска соединен с входом сброса регистра номера операции и нулевым входом второго триггера, прямой выход которого соединен с вторым входом второго элемента ИЛИ узла запуска, второй вход третьего элемента ИЛИ узла запуска и единичный вход первого триггера объединены и через переключатель пуска соединены с шинами нулевого и единичного потенциалов, единичный вход второго триггеИзобретение относится к контрольноизмерительной и вычислительной техникеи может быть использовано при построениисистем контроля широкого класса объектов.Цель изобретения - повышение достоверности контроля устройства,На фиг. 1 приведена функциональнаясхема устройства для автоматического контроля блоков; на фиг, 2 - функциональнаясхема блока управления; на фиг. 3 - функциональная схема блока контроля; на фиг. 4 функциональная схема узла запуска; нафиг. 5 - распределение разрядов ячеек узлапамяти.Устройство содержит блок 1 управления,дешифратор 2, группу 3 одновходовых коммутаторов, элемент ИЛИ 4, блок 5 контроля,группу 6 пороговых элементов, группу 7 элементов задержки, первую 8 и вторую 9 группы элементов И, регистр 10 прерываний ирегистр 11 маски. Контролируемый блок 12имеет управляющий вход 13, информационный вход 14 и информационный выход 15.Блок 1 управления содержит узел 16 ввода информации, узел 17 памяти, элементИ 18, генератор 19 импульсов, узел 20 сравнения и узел 21 запуска.Блок 5 контроля содержит группу 22 формирователей импульсов и группу 23 регистраторов.Узел 21 запуска содержит переключатель24 сброса, переключатель пуска 25, второй 26,третий 27 и первый 28 элементы ИЛИ, триггеры 29 и 30, группу 31 элементов И, регистр32 номера операции и группы 33 и 34 индикаторных элементов.Устройство для автоматического контроля блоков работает следующим образом.В узел 17 памяти с помощью узла 16ввода информации загружается программа 5 о 15 20 25ра соединен с выходом первого элемента ИЛИ узла запуска, прямой выход первого триггера соединен с входом соответствующего индикаторного элемента первой группы узла запуска и входом чтения узла памяти, третий вход второго элемента ИЛИ узла запуска соединен с выходом признака оста- нова узла памяти, информационные входы регистра маски соединены с выходами признаков кода маски узла памяти, входы сброса регистра прерываний и регистра маски со.единены с выходами сброса узла памяти, вторые входы элементов И второй группы соединены с соответствующими выходамирегистра маски. 2контроля блока. Затем переключателем 24 сброса устанавливаются в нулевое состояние триггеры 29 и 30 и регистр 32 номера операции. С помощью переключателя 25 пуска устанавливается в единичное состояние первый триггер 29. Сигнал с его выхода поступает на вход чтения узла 17 памяти, устанавливая нулевой адрес выбираемой ячейки и разрешая считывание информации (синхронизирующие сигналы, по которым осуществляется считывание информации не показано). Состояние триггера 29 индицируется одним из индикаторных элементов первой группы 33. Устройство контролирует непосредственно состояние выходных цепей контролируемого блока2. Внутренние цепи контролируются, если имеют ложную связь с выходными цепями или если в результате наличия ложных связей между внутренними цепями выдается несанкционированный сигнал на внешние цепи.Работа устройства определяется содержимым узла 17 памяти. Информация в первой ячейке узла 17 памяти содержит признаки, которые устанавливают в исходное состояние регистр 10 прерывания, а регистр 11 маски устанавливается в состояние разрешения прерывания по выходам контролируемого блока 12, на которых не должно быть сигналов, Блок 5 контроля через группу 3 одновходовых коммутаторов с помощью группы 23 регистраторов преобразует сигналы, поступающие с выходов контролируемого блока 12, в код, соответствующий амплитуде, длительности или фазе сигнала. Код с выхода регистратора группы 23 поступает на узел 20запуска записывает код номера операции с соответствующих разрядов узла 17 памяти на регистр 32 номера операции и устанавливает в единичное состояние второй триггер 30, сигнал, с единичного выхода которого устанавливает в нулевое состояние триггер 29, останавливая работу устройства, состояние узла 20 сравнения индицируется соответствующим индикатором первой группы 33, состояние регистра 32 номера операции на которой произошло несравнение, индици- О руется второй группой 34 индикаторных элементов.При наличии ложных внутренних связей в контролируемом блоке 12, приводящих к появлению сигнала на выходах, где эти сигналы должны отсутствовать. Появление сигналов на выходах блока 12, не участвующих в данной проверке, фиксируется с помощью группы 6 пороговых элементов, Сигналы с выходов контролируемого блока 12, не участвующих в проверке блока, щ поступают на входы соответствующих пороговых элементов группы 6 через вторые выходы тех одновходовых коммутаторов группы 3, на управляющих входах которых присутствуют нулевые сигналы. Группа 7 элементов задержки введена для того, чтобы исключить ложные сигналы неисправности, возникающие из-за наличия емкостных связей между внутренними цепями.Сигнал с выхода порогового элемента группы 6 поступает на информационный вход соответствующего разряда регистра0 прерываний через соответствующий элемент И группы 8. Сигнал с выхода регистра 10 прерываний при наличии разрешающего сигнала на выходе соответствующего разряда регистра 11 маски через соответствующий элемент И второй группы 9 и элемент ИЛИ 4 поступает на соответствующий вход первого элемента ИЛИ 28 узла 2 запуска, По этому сигналу также происходит останов устройства. Состояние элемента ИЛИ 4 индицируется соответствующим индикаторным элементом первой группы 33.1179348 апг 2 О опт 4. г. Ырос Мр на 1 О на о 13 на 2 на ано 3 ление е - го кода моски О О О ыи ра 3 очиц т О 01 11 1 О 1 11 огрцммный Остано 3 устройггп 3 а О ОО. Гречнев Корректор М. Максимншнн Подписное Редактор Л. ПчелЗаказ 5677/51ВН нск ая ТехрТир ПИ Госудаделам из Москва, Ж П Патент И митета СССРоткрытийкая наб., д, 4ул. Проектна 1130лиал,.О О О О,Составитель Вед н. Верес ж 710рственного кобретений и - 35, Раушсэ, г. Ужгород НоЫ йо маски Оса- опер на 12 нау нано