Устройство для организации очередности приема информации

, .359 0 06 Р 9 46фс,ОПИСАНИЕ ИЗОБРЕТЕНИИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВ(56) 1.Авторское свидетел9 834701,кл. О 06 Р 9/46;2. Авторское свидетель9 851409,кл. 0 06 Р 9/46,тотип). ство СССР1981.тво СССР981 (просоеди ой вхо руплой гмяти(54)(57 ) УСТРОЙСТВО .цЛЯ ОРГАНИЭАЦИИ ОЧЕРЕДНОСТИ ПРИЕМА .ИНФОРМАЦИИ, со-. держащее шифратор, элемент задержки, дешифратор, блок памяти, блок управления записью и считыванием, группу элементов И, распределитель импульсов, регистр, первый и второй элементы ЙЛИ, блок управления записью и считыванием содержит первый счетчик, счетный вход которого соединен с выходом первого элемента. ИЛИ, причем группа выходов дешифратора является группой информационных вй- ХодоВ устройства, выходы элементов И группы соединены с группой входов дешифратора и входами первого .элемента ИЛИ, выход каждого разряда регистра соединен с первым входом одноименного элемента И группы, вто- рой вход каждого элемента И группы . соединен с одноименным выходом распределителя импульсов, о т л и. повышения надежности, в него введена группа одновибраторов, вход каждого одновибратора соединен с запросным входом устройства к третьимвходом соответствующего элемента Игруппы, выходы распределителя импульсов соединены с входами сбросасоответствующих разрядов регистра,информационные входы которых соединены с выходами соответствующих одновибраторов групп, выходы регистра соединены с .входами второго элемента ИЛИ, выход которого через .элемент задержки подключен к запускаю- .щему входу распределителя импульсов",группа выходов -шифратора соединена эФс группой информационных входов бло.ка памяти группа выходов которогосоединена с входами дешийратора,блок управления записью и считывани- Сем содержит второй счетчик и схемусравнения, причем групгы выходов перЯвого и второго счетчйков, соединенысоответственно с первой и второй .фффффгруппами входов схемы сравнения, вы-ход которой соединен с входом:бло-.кировки второго счетчика, счетный ЬРвход которого соединен с тактовым Я)входом устройства, группы выходовпервого и второго счетчиковиены соответственно с группдов адреса считывания и с гвходов адреса записи блока илИзобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах управления очередностью обслуживания.5Известно устройство для организации очередности, содержащее элемент ИЛИ, два счетчика, узел сравнения, причем группа входов элемента ИЛИ является группой запросных входов устройства, первый выход каждого счетчика соединен с соот" ветствующим входом узла сравнения. Устройство также содержит блок памяти, шифратор и дешифратор, причем адресный. выход шифратора соединен 15 с адресным входом блока памяти, блокирующий выход шифратора соединен с первым нходом первого счетчика, выход элемента ИЛИ соединен с вторым входом первого счетчика, первый, рО выход узла сравнения соединен с третьим входом первого счетчика, второй выход узла сравнения соединен с первым входом счетчика, второй вход которого является управляющим 25 входом устройства, второй выход каждого счетчика соединен с соответствующим входом блока памяти, выход блока памяти соединен с входом дешифратора, группа выходов дешифратора является группой выходов устройства, а группа входов шифратора - группой запросных входов устройстна 1 3.Однако данное устройство не обеспечивает органиэации очереди при35 одновременном поступлении нескольких сигналов заявок, т.е. поступившие заявки остаются без обслуживания, что снижает надежность работы устройства, 40Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство для управления очередностью обслуживания запросов, содержащее ре гистр, группу элементов И, распределитель управлялщих сигналов, коммутатор, блок памяти, причем группа информационных входов регистра является группой информационных вхо дов устройства, разрядные выходы регистра соединены с первыми входами соответствующих элементов И группы, группа выходов блока памяти соединена с первой группой входов ком мутатора, первый выход распределителя управляющих сигналов соединен с входом коммутатора,.второй выход распределителя управляющих сигналов соединен с входом блока памяти, Устройстно также содержит генератор импульсов, шифратор, дешифратор, два элемента ИЛИ, счетчик, блок разделения сигналов, причем второй вход каждого элемента И группы соединен с соответствующим выходом генерато ра импульсов, третий вход каждого элемента И группы соединен с третьим выходом распределителя управляющих сигналов, выходы элементов И группы соединены с группой входов шифратора, группа выходов шифратора соединен с второй группой входов коммутатора, первая группа выходовкоммутатора соединена с группой входон блока памяти, группа выходов элементов И группы соединена с группой управляющих входов регистра и с входами первого элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом коммутатора, с суммирующим входом счетчика и с первым входом блока разделения сигналов, группа входов второго элемента ИЛИ является группой управляющих входов устройства, выход второго элемента ИЛИ соединен с вторым входом блока разделения сигналов, выход которого соединен с вторым входом распределителя управляющих сигналов и с вычитающим входом счетчика, управляющий вход устройства соединен с управляющим входом счетчика и с третьим входом распределителя управляющих сигналов, выход счетчика соединен с четвертым входом распределителя управляющих сигналов, группа выходов дешибратора является группой информационных. выходов устройства 23,Однако известное устройство не защищено от помех, наличие которых на входах устройства запоминается врегистре и обрабатывается как поступающие запросы, Кроме того, в случае присутствия на входах устройства запросов, длительность которых превышает цикл работы опросового генератора, возникает повторная обработка одних и тех же запросов, чтотакже приводит к ложной регистрации запросов, снижающей достоверность передаваемой устройством информации,Целью изобретения является повышение надежности.Поставленная цель достигается тем, что в устройство для организации очередности приема информации,содержащее шифратор, элемент задержки, дешифратор, блок памяти, блокуправления записью и считыванием,группу элементов И, распределительимпульсов, регистр, первый и второйэлементы ИЛИ, блок управления записью и считыванием содержит первый счетчик, счетный вход которого соединен с выходом первого элемента ИЛИ, причем группа выходов дешифратора является группой информационных выходов устройства, выходыэлементов И группы соединены с группой входов шифратора и входами первого элемента ИЛИ, выход каждого разряда регистра соединен с первым10 входом одноименного элемента И груп-пы, второй вход каждого элемента Игруппы соединен с одноименным выходом распределителя .импульсов, введена группа одновибраторов, вход каждого одновибратора соединен с за.просным входом устройства и третьимвходом соответствующего элемента Игруппы, выходы распределителя импульсов соединены с входами сброса соответствующих разрядов регистра, информационные входы которых соединены с .выходами соответствующих одно.вибраторов группы, выходы регистра,соединены с входами второго элемента ИЛИ, выход которого через элементзадержки подключен к запускающемувходу распределителя импульсов, группа выходов шифратора соединена сгруппой информационных входов блокапамяти, группа выходов которого соединена с входами дешифратора, блокуправления записью и считываниемсодержит второй счетчик и схемусравнения, причем группа выходов первого и второго. счетчйков соединенысоответственно с первой и второйгруппами входов схемы сравнения,выход которой соединен с входом блокировки второго счетчика, счетныйвход которого соединен с тактовымвходом устройства, группы выходовпервого и второго счетчиков соединены соответственно с группой входов адреса считывания и с группойвходов адреса записи блока памяти.На фиг.1 представлена функциональная схема предложенного устройства; на фиг,2 - то же, блока управления записью и считыванием,Устройство для организации очередности приема информации содержитшифратор 1, дешифратор 2, блок 3памяти, блок 4 управления записьюисчитыванием, элементы И 5,-5группы, распределитель б импульсов, регистр 7, триггеры 8 трегистра 7,элементы ИЛИ 9 и 10, группу одновибраторов 11-11, элемент 12 задержки, запросные входы 13 устройства, тактовый вход 14 устройства, .информационные выходы 15 устройства,группы входов 16 и,17 адреса записии считывания блока 3,Блок управления записью и считыванием (фиг.2) содержит счетчик 18,схему 19 сравнения, счетчик 20,Устройство работает следующим образом,Перед началом работы устройство.приводится в исходное состояние, врезультате чего триггеры 8 регист-ра 7, счетчики 18 и 20 блока 4 находятоя в исходном нулевом состоянии.На информационных .входах триггеров 8регистра 7 присутствует нулевой сигнал. Затем информация поступает на запросные входы 13 и далее на входы элементов И 5 группы и входы одновибраторов 11 -11гдппы, которые срабатывают по переднему фронту поступающего сигнала и выдают импульсы на информационные входы соответствующих триггеров 8 регистра 7, ко- торые срабатывают и выдают сигналы на входы соответствующих элементов И 5 группы и входы элемента ИЛИ 10.Сигнал с выхода элемента ИЛИ 10через элемент 12 задержки поступает на запускающий вход распредели 15 теля б, на выходах которого появля"ются сдвинутые друг относительнодруга по времени импульсы,Распределитель б по очереди оп-рашивают Элементы И 5 и одновременно сбрасывают соответствующие триггеры 8 регистра 7. Так как одновибраторы 11 по переднему фронту поступающего запроса формируют на выходах сигналы определенной длительности, поэтому присутствие на входах одновибраторов 11 длительныхсигналов запроса не приводитк повторному срабатыванию триггеров 8,. С выходов соответствующих элементов И 5 сигналы по очереди поступаютна входы шифратора 1 и через элемент ИЛИ 9 на счетный вход счетчика 18 блока .4,Блок 4 работает следующим образом. Состояние выхода 16 изменяетсяЗ 5 сигналами, поступающими с выходаэлемента ИЛИ 9, и считыванием, Этимсамым определяется адрес ячейки па-,мяти блока 3 памяти, куда осуществляется запись информации. Считыва 40 ние информации из блока 3 памяти осу.ществляется по адресу, устанавливаемому на выходах счетчика 20, состояние которого изменяется сигналами,поступающими с входа 14 устройства,45 В шифРаторе 1 сигналы преобразуются в параллельный двоичный код.,соответствующий номеру элемента И 5и, следовательно, номеру запроса,поступающего на вход 13 устройства.Этот код записывается в блок 3 памяти по адресу, установленному навыходах 16 блока 4.Сигналы на считывание информации,из.блока 3 памяти поступают по входу 14 в блок 4, который на выходах 17устанавливает адрес ячейки памяти,из которой необходимо считать информацию. Считанная из блока 3 памя- .Ти информация после преобразованиядешифратором 2 в позиционный код вы 60 ставляется на информационныхвыходах 15 устройства,Предлагаемое устройство предназначено для работы в условиях, когдаскорость считывания информации из65 блока 3 памяти сигналами, поступающими на вход 14 устройства, значи.тельно выще скорости записи информации в блок 3 памяти. В этом. случаесоздаются условия, когда счетчик 20опережает счетчик 18,Для предотвращения условия опережения счетчиком 20 счетчика 18, а следовательно, и предотвращения счи- тывания и выдачи в результате этого ложной инФормации на выходах 15 устройства в блок 4 введена схема 19сравнения, которая,оценивая состояние счетчиков 18 и 20, вырабатываетсигнал запрета на выходе блокировкисчетчика 20 в случае равенства кодов состояний счетчиков 18 и 20 итем самым запрещает работу счетчика 20,Применение предлагаемого изобретения позволяет повысить надежность 0 работы устройства.11128255 Составитель М.Кудряшактор А.Гратилло Техред М.кузьма аксимишине орректо аказ 90 Филиал ЧПЧ "Патент", г, Ужгород, ул. Проектная, 4 Тираж 698Государственелам изобретсква, Х(-35,37ВНИИПИпо13035, М Подписиомитета СССРоткрытийая наб., д. 4/5 го к ий и ушск