Устройство управления с контролем переходов

А СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) (11) 1)006 Г 1 ПИСАНИЕ ИЗОБРЕТ ТВУ емент задер ешения26А.Ф.Кирьяков,польский тво идетел 11/ООетельс 11/00 1978.во ССС 1978 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ВТОРСКОМУ СВИДЕ(54)(57) 1. УСТРОЙСТВО УПРАВЛЕНИЯ СКОНТРОЛЕМ ПЕРЕХОДОВ, содержащее регистр управления переходами, регистрадреса, блок памяти микрокоманд,регистр микрокоманд и первый блокассоциативной памяти, причем входырегистра управления переходами соединены с входами устройства, а выходы - с входами старших разрядов регистра адреса, выходы которого соединены с адресными входами блока памяти микрокоманд, выходы которого соединены с входами регистра микрокоманд, выходы младших разрядов которого соединены с входами младших разрядов регистра адреса, о т л и ч а ющ е е с я тем, что, .с целью расши"рения функциональных возможностейпутем увеличения глубины тестирования в него введены регистр храненияадресов команд перехода, дешифраторкода операции, два блока сравнения,два буферных регистра, второй блокассоциативной памяти, два элементазадержки, формирователь адреса и дварегистра индикации, причем выходыстарших разрядов регистра микрокоманд соединены с входами деиифратора кода операции, выход которого соединен с входами синхронизации первого и второго буферных регистров и регистра хранения адреса команд переходов и че.ез первый элемент задержки подключен к входам разрешения записи первого и второго буферных регистров, а через второй эл жки соединен с входами разр чтения первого и второго блоков ассоциативной памяти, выходы регистра соединены с информационными входами . регистра хранения адресов команд переходов, выходы которого соединены с первыми группами входов первого и второго блоков сравнения, выход первого блока сравнения соединен с входом первого регистра индикации и с первым входом формирователя адреса, выход второго блока сравнения соединен с входом второго регистра индикации и с вторым входом формирователя адреса, выходы которого соединены с адресными входами первого и второго Е блоков ассоциативной памяти, выходы первого блока ассоциативной памяти соединены с информационными входами первого буферного регистра., выходы которого соединены с второй группой входов первого блока сравнения, выходы второго блока ассоциативной памяти соединены с информационными входами второго буферного регистра, выходы которого соединены с второй группой входов второго блока сравнения.2, Устройство по и. 1, о т л и ч а ю щ е е с я тем, что формирователь адреса содержит генератор импульсов, одновибратор, два счетчика адреса, две группы элементов И и группу элементов ИЛИ, причем первый вход формирователя соединен с первыми. входами элементов И первой группы и входом генератора импульсов, выход которого соединен со счетным входом .первого счетчика адреса, выходы которого соединены с вторыми входами элементов И первой группы, выходы которых соединены с первыми входами элементов ИЛИ группы, выходы которых соединены с выходами формирователя, второй вход формирователя соединен с первыми входами элементов И второй группы и входом11032 38 рыми входами элементов И второй группы, выходы которых соединены свторыми входами элементов ИЛИ группы. одновибратора, выход которого соединен со счетным входом счетчика адреса, выходы которого соединены с вто 2Целью изобретения является увеличение глубины тестирования программного обеспечения ЦВМ, путем анализа ветвей на дереве программы,шифратора кода операции, выход котостров и регистра хранения адресов команд перехода и через первый элементзадержки подключен к входам разрешения записи первого и второго буферных регистров, а через второй элементзадержки соединен с входами разрешения чтения первого и второго блоковассоциативной памяти, выходы регистра а)1 реса соединены с информационными входами регистра хранения адресов динены с первыми группами входов первого и второго блоков сравнения, выход первого блока сравнения соединенс входом первого регистра индикациии с первым входом формирователя адреса, выход второго блока сравнения соединен с входом второго регистре инди-кации и с вторым входом формироватеНедостатки данного устройства заключаются в том, что в пРогРамму вие 45 дены дополнительные метки, что тре., бует увеличение памяти кроме того это устройство при ложных переходах возвратных, пропусках одной или нескольких микрокоманд, ложных выполнениях микрокоманд условного перехода не позволяет обнаруживать место ошибки в ходе выполнения программы, т.е, обеспечивает контроль всего тракта и не обеспечивает контроль элементов, входящих в тракт. ля адреса, выхбды которого соединеныс адресными входами первого и второгоблоков ассоциативной памяти, выходыпервого блока ассоциативной памятисоединены с информационными .входамипервого буферного регистра, выходыкоторого соединены с второй группой 1Изобретение относится к цифровойвычислительной технике и может бытьиспользовано при отладке в динамикепрограммного обеспечения цифровых вычислительных машин (ЦВМ) . 5 Поставленная цель достигается тем,Известно устройство, в котоРом что в устройство, содержащее регистр контроль хода программы при естест- управления переходами, регистр адвенной последовательности операций, реса блок памяти микрокоманд, реа также при условных и безУсловныхгистр микрокоманд и первый блок ас-.переходах основан на использовании из 10 социативной памяти, причем входы ребыточности информации в кодах команд гистра. управления переходами соедиа также использовании контРольных ме нены с входами устройства, а выходы - ток, т.е. специальных команд, рас- с входами старших разрядов регистра положенных на ветвях пРогРамм Г 13адреса, выходы которого соединеныНедостатками таких устРойств явля 15 с адресными входами блока памяти микется большой объем оборудования (врокоманд, выходы которого соединены частности, запоминающих устройств)с входами регистра микрокоманд, выили же увеличение времени счета. ходы младших разрядов которого соеНаиболее близким по техническому динены с входами младших разрядов решению к предлагаемому является мик- регистра адреса, введены регистр храропрограммное устройство упРавления, нения адресов команд перехода, деши. -20содержащее регистр адреса, блок памя- фратор кода операции, два блока сравти микрокоманд, регистР микрокомад нения, два буферных регистра, втоРой регистр начала участка, блок Управле блок ассоциативной памяти, два эления переходами, два регистра сдвига мента задержки, формирователь адреи блок ассоциативной памяти, причем25са и два регистра индикации, причем выходы регистра адреса соединены с выходы старших разрядов регистра павходами блока памяти микрокоманд, вы микрокоманд соединены с входами деходы котброго соединены с входамирегистра микрокоманд, выходы котор рого соединен с входами синхронизаго соединены с первыми группами вхо ции первого и второго буферных регидов регистра адреса и первого регистра сдвига., а также с входами регистраначала участка, выходы которого соединены с первой группой входов блокаассоциативной памяти, вторая и третья. 35группы входов которого подключены сс -ответственно к выходам первого и второго регистров сдвига, а выходы соединены с вторыми входами регистров сдвига, выходы блока управления перехода ии подключены к входам РегистРа адре команд переходов, выходы которого .соеса и второго регистра сдвига 2 .1103238 входов первого блока сравнения,выходы второго блока ассоциативнойпамяти соединены с информационными.входами второго буферного регистра,выходы которого соединены с второйгруппой входов второго блока сравнени я.,формирователь адреса содержитгенератор импульсов, одновибратор,два счетчика адреса, две группы элементов И и группу элементов ИЛИ,причем первый вход формирователя соединен с первыми входами элементовИ первой группы и входом генератораимпульсов, выход которого соединенсо счетным входом первого счетчика 15адреса, выходы которого соединеныс вторыми входами элементов И первой группы, выходы которых соединены с первыми входами элементов ИЛИгруппы, выходы которых соединены свыходами формирователя, второй входформирователя соединен с первымивходами элементов И второй группыи входом одновибратора, выход которого соединен со счетным входом счетчика адреса, выходы которого соединены с вторыми входами элементов Ивторой группы, выходы которых соединены с вторыми входами элементов ИЛИгруппы.На фиг. 1 представлена блок-схемаустройства; на фиг. 2 - структураФормирователя адреса; на фиг. 3пример дерева программы; на фиг. 4состояния регистров индикации для пути,показанного на дереве программы. З 5Устройство содержит блок 1 памятимикрокоманд, регистр 2 адреса, регистр 3 микрокоманды, блок 4 управления переходами, регистр 5 храненияадресов команд переходов, дешифратор 406 кода операций, блоки 7 и 8 сравнения, буферные регистры 9 и 10, блоки11 и 12 ассоциативной памяти, регистры 13 и 14 индикации, формирователь15 адреса, группу 16 элементов задерж киФормирователь 15 адреса (фиг. 3)содержит группу 17 элементов ИЛИ,две группы 18 и 19 элементов И, счетчики 20 и 21 адреса, одновибратор 22,генератор 23 импульсов, входы 24 и25 формирователя адреса.формирователь работает следующимобразом.При поступлении сигнала на входформирователя адреса запускается генератор 22 одиночных импульсов, после чего состояние счетчика 20 адреса увеличивается на 11. Адресс выхода счетчика 20 через элементыИ 18 и ИЛИ 17 поступает на выход. При 60поступлении сигнала на вход формирователя адреса запускается генератор 23 импульсов, кратных двум, после чего происходит наращивание состояния счетчика 21. Адрес с выхода 65 счетчика 21 через элементы И 19 и ИЛИ 17 поступает на выход формирователя.Таким образом, в зависимости от состояний входов формирователя адреса 24 и 25 на его выходе будет присутствовать адрес с выхода счетчика 20 или 21.Лва элемента 16 задержки обеспечивают формирование на выходе стробов .записи и чтения для соответствующих элементов устройства.Устройство работает следующим образом,В ходе исполнения программы ггз блока 1 памяти микрокоманд ЦВМ по адресу, формируемому в регистре 2 адреса, выбираются микрокоманды, которые заносятся в регистр 3 микрокоманд. При этом адрес микрокоманд каждый раз запоминается в регистре адреса микрокоманд переходов, Как только на вход дешифратора б кода операций с выхода регистра 3 микро- команд поступает код операции одной из микрокоманд переходов, адрес этой микрокоманды перехода считывается из регистра адреса и поступает на входы двух блоков 7 и 8 сравнения. На другие входы их по .сигналу чтения, поступающуму с выхода дешифратора 6 микрокоманд , поступают значения адресов микрокоманд переходов, предварительно записанные в блоках 11 и 12 ассоциативной памяти, В результате сравнения значения те-. кущего адреса микрокоманды перехода с адресами, выбранными из блоков ассоциативной памяти,на выходе блоков 7 и 8 Формируются сигналы 0, 11 или 1 0, т.е. определяется одно из двух возможных направлений ветвления программы. С выхода блоков 7 и 8 информация о направлении ветвления программы поступает на входы регистров 13 и 14 индикации, а также на вход формирователя 15 адреса, где по этой информации формируется адрес следующих двух значений адресов микрокоманд переходов. Эти .значения по адресу, поступающему с выхода формирователя адреса, и по сигналу чтения из ассоциативной памяти записываются в буферные регистры 9 и 10. На входы блоков 7 и 8 информация с выходов буферных регистров 9 и 10 поступает в момент прихода следующей микрокоманды перехода, т.е. каждый раз после прихода очередной микрокоманды перехода на дереве программы фиг. 3) идентифицируется уход или на правую 25, или на левую 24 ветвь программы, что отражается на регистрах 13 и 14 индикации.На фиг. 4 показаны значения регистров индикации, соответствующие отработанной ветви, показанной на дереве программы фиг,3 пунктирной линией, 1103238Вершинами дерева программы являются физические адреса микрокоманд переходов, а дугами - линейные участки программы. Анализируя пройденную ветвь на дереве програмваю и подавая на вход ЦВМ новые входные значения, 5 при которых будет пройдена следующая ветвь, можно с помощью предложенного устройства осуществить болев глубокую проверку программы, а также опре- делить,в каких ветвях содержатся ошибкио Использование предлагаемого устройства позволит увеличить надежность отлаживаемого программного обеспечения ЦВМ путем более глубокого тестирования - проверяются все ветви програмьм и выявляются все ошибки во всех ветвях, а также сократить время отладки программного обеспечения в результате организации более строгой процедуры отлад" ки.,Веселовская Техред Т.Дубинчак Редайорректор А ТЗаказ 5030/38 Тир Подписно ВНИИПИ Государственно по делам изобретени 113035, Москва, Ж, 4/5 илиал ППП Патент