Устройство для управления памятью микрокоманд

А СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН Фа) С 06 Р 9 22 ОПИСАНИЕ ИЗОБРЕТЕНИ Мал 43 Ь(ф ЕЛЬСТ АВТОРСИОМЪГ Св 4. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И, ОТНРЫТИЙ(:56) Авторское свидетельство СВ 526902, кл,С 11 С 29/00, 1Авторское свидетельство СССУ 970378, кл. С 06 Р 13/06, 198(54) (57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯПАИЯТЫ ИИКРОКОИАНД, содержащеерегистр признаков перехода, регистркода операций, две группы элементовИЛИ, две группы элементов И, группуэлементов И-ИЛИ, регистр микрокоманд,память микрокоманд, выход которой соединен с информгционным входом регистра .микрокоманд, адресный выход которогосоединен с первыми входами элементов Ипервой группы, выходы которых подключены соответственно к первым входам элементов ИЛИ первой и второй групп,.выходы которых подключены к первойгруппе адресных входов памяти микрокоманд, выход регистра признакаперехода подключен к первым входамэлементов И-ИЛИ группы, выходы которых соединены с вторыми входамиэлементов ИЛИ первой группы, третьивходы которых и вторые входы элементов ИЛИ второй группы соединенысоответственно с выходами элементовИ второй группы, первые входы которых соединены с выходом регистракода операций, синхровход регистрамикрокоманд соединен с входом тактовых импульсов устройства, выходмикроопераций регистра микрокомандподключен к выходу устройства,о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит третью группу элементов ИЛИ, третью, четвертую и пятую группы элементов И, элемент И, два триггера, регистр признаков прерывания, регистр адреса возвратаЭ причем выход регистра признаков прерывания подключен к первым входам элементов И третьей группы, выходы которых соединены соответственно с первыми входами элементов ИЛИ третьей группы, третьими входами элементов ИЛИ второй группы и четвертыми входами элементов ИЛИ первой группы е вторые входы элементов И третьей группы подключены к прямому выходу первого триггера, инверсный выход которого подключе к первым входам элементов И четвертой группы, вторые а входы которых подключены соответственно к выходу признаков регистра мцкрокоманд, выход первого элемента И четвертой группы соединен с вторыми входами элементов И первой группы, выходы которых подключены соответственно к вторым входам элементов ИЛИ третьей группы, выходы которых подключены к второй группе адресных входов памяти микрокоманд, адресный выход которой соединен с информаци" онным входом регистра адреса возврата, управляющий вход которого соецинен с выходом элемента И, первый вход которого соединен с входом тактовых импульсов устройства и с синхро входами первого и второго триггеров, единичные входы которых соединены с: входом запроса прерывания устройства, второй вход элемента И соединен с инверсным выходом второго триггера,1161943 входы сброса первого и второго триггеров соединены соответственно свыходами признаков начала и концапрерывания регистра микрокоманд,выход регистра адреса возврата соединен соответственно с первыми входами элементов И пятой группы, вторыевходы которых соединены с выходомпризнака конца прерывания регистрамикрокоманд, вьгходы элементов Ипятой группы соединены соответственИзобретение относится к цифровойвычислительной технике и может бытьиспользовано в устройствах управленияпамятью микрокоманд.Цель изобретения - повышение 5быстродействия.На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит память 1 микрокоманд, регистр 2 микрокоманд, 10.первую и вторую группы элементов И3 и 4, группу элементов И-ИЛИ 5,первую группу элементов ИЛИ 6,регистр7 кода операций, вторую группу элементов ИЛИ 8, вход 9 тактовых импуль" 15сов устройства, регистр 10 признаковперехода, третью группу элементов И11, регистр 12 признаков прерывания,четвертую группу элементов И 13,регистр 14. адреса возврата, пятую 20группу элементов И 15, элемент И 16,триггер 17, вход 18 запроса прерывания устройства, триггер 19,третью группу элементов ИЛИ 20,Предлагаемое устройство может 25работать в следующих режимах:естественная адресация; ветвлениепо отдельным признакам; ветвление погруппе признаков; выход на код операции; повторный выход на код операции, З 0Каждый из указанных режимов можетпрерываться на уровне микрокоманд сзапоминанием адреса прерванной МКтекущей программы и восстановлением:его после обслуж"чвания прерывания. При естественной адресации адрес следующей МК в явном виде записан в ,предыдущей, Это не означает, что он формируется по какому-то закону,но с пятыми входами элементов ИЛИпервой группы, четвертыми входамиэлементов ИЛИ второй группы и третьими входами элементов ИЛИ третьейгруппы, выход второго элемента Ичетвертой группы соединен с вторымивходами элементов И второй группы,выходы последующих элементов И четвертой группы соединены с вторымивходами соответствующих элементовИ-ИЛИ группы. например, добавлением единицы к адресу предыдущих МК, он может быть произвольным и задается первыми разрядами МК. Для этого режима необходимо, чтобы (К+1)-й разряд МК принял значение,. равное единице, а остальные управляющие разряды с (К+2) до 1-го значения, равные нулю. Данное условие задается при программированииПри помощи режима естественной адресации задаются адреса большинства МК, т.е. это наиболее часто встречающийся режим. При работе в режиме ветвления по отдельным признакам младший разряд следующей МК определяется выбранным признаком из регистра 10 признаков, снимаемым при помощи единицы в одном из Р управляющих разрядов, подаваемым на входы первого элемента И-ИЛИ 5 группы. Остальные разряды адреса следующей МК задаются при помощи К разрядов предыдущей МК, как и при работе в режиме естественной адресации, При этом первый разряд МК должен быть равным нулю, чтобы он не маскировал собой обрабатывающий признак, (К+1)-й разряд равен единице, а остальные управляющие разряды, т,е. от (К+2) до ь-го должны быть равны нулю, кроме одного из них, который определяет обрабатываемый признак, При этом адреса ветвей, на которые выходит микропрограмма (МП), могут находиться на любом месте памяти без каких-либо ограничений, что решает проблему равномерного и полного заполнения3 1161блока 1 памяти, т.е. емкость используется полностью,Ветвление по группе признаковпозволяет с одной МК выходить нанесколько ветвей МП, что значительно ускоряет процесс вычислений, таккак позволяет обрабатьвать сразунесколько признаков при помощи всегоодной МК. При отсутствии такого режима пришпось бы обрабатывать каждыйпризнак в отдельности, что привелобы к потерям времени и удлинению МП.Обработка нескольких признаковнеобходима при выполнении многихзадач, в частности задачи выработкиадреса операнда при обращении к оперативному запоминающему у"тройству (ОЗУ). Обычно адрес операндавычисляется как сумма адресного смещения, задаваемого по команде, и содержимого одного или несколькихиндексных регистров. Широкое внедрение индексных регистров в ЭВМ требует заданке их номеров в командепри помощи кода признаков. В предлагаемом устройстве выход на МП, обработка требуемого индексного регистраиз некоторого их числа .осуществляетсяв один прием, что резко повышаетскорость вычислений, т.е. в конечном счете производительность всейЭВМ, в которой применяется данное устройство.5Большая гибкость указанного режима позволяет применять его в различных 35 устройствах и решать разнообразные задачи без изменения схем, Например, укаэанный режим оказьвается весьма эффективным при выпол. енин команд типа условного перехода, в которых 40 кроме кода операции используется большое поле дрполнительных признаков, определяющих тип условного перехода..Режим ветвления по группам признаков осуществляется подачей соответствующих признаков на вход адреса памяти МК в качестве адресных разрядов. Признаки поступают на вход 50 блока 1 памяти через элементы И-ИЛИ 5 при появлении единиц в соответствующих управляющих разрядах (К+2) до -го МК. При этом поле кода признаков может быть переменным от 1 раз рядов до одного. Остальные разряды. адреса блока 1 памяти МК при этом можно задавать произвольно при 943 4помощи первых К разрядов МК, пр ием (К+1) -й разряд МК должен быть равным единице. Выбранный метод адресации, кромеувеличения быстродействия, значительно упрощает программирование, что,в конечном итоге, ускоряет разработкуматобеспечения,Режим выхода на код операции служит для выхода на МК обработки команд и не требует особых пояснений.Необходимо только указать, что вэтом случае первые 3 разрядов адресаравны коду операции команды, а остальные - нулю.В режиме повторного выхода накод операции разряды адреса МК от1(1+1) до К-го определяется соответствующими разрядами МЕ. Указанный,режим необходим для перехода от частей МП, общих для нескольких команд,к частям индивидуальным для каждойкоманды.В исходном состоянии устройствоработает в одном из перечисленныхрежимов. Триггеры 17 и 19 находятсяв нулевых состояниях, на регистре 14записывается текущий возвратныйК-разрядный адрес МК. Однако егосодержание не проходит на элементыИЛИ через закрытые элементы И 15.Содержание регистра 12 также непроходит на сборку через закрытыеэлементы И 1, Ацресные разряды отА 1 до А -го формируются сборкой отэлементов И 3, 4, 5 и 13. Микропрограммные (1+1) и (1+2)-й разрядызаписаны в МП нулями, а (К+1)-й1разряд - единицей.Поступивший на шину 18 запроспрерьвания совместно с тактовымсигналом 9 перебрасывает Х-К-триггеры 17 и 19 в единичные состояния,после чего инверсный выход триггера17 запрещает прохождение сигнала 9через элемент И 16 на разрешающийвход регистра 14, При этом в немостается возвратный адрес МК, покоторому необходимо возвратитьсяк исполнению МЕ после обслуживаниялпрерывания.Инверсный выход триггера 19,находящийся в нулевом состоянии,снимает разрешение с элементовИ 13. При этом выходные разрядырегистра 2 МК от 1 до (К+4)-гои выходные разряды регистра 7 непоступают на элементы ИЛИ 6, Ви 20, 5 116Прямой выход триггера 19, находящнйоя в единичном состоянии, разрешает прохождение содержимого регистра 12 признаков прерывания через элементы И 11, ИЛИ 20 на вход блока 1 памяти, которые являются начальным адресатом ИК обслуживания прерывания.(+1)-й разряд регистра 2 в первой МК обслуживания прерывания, назначенный программой равным единице, совместно с сигналом 9 устанавливает триггер 19 в исходное нулевое состояние по заданному Фронту. При этом с второй МК обслуживания прерывания на элементы ИЛИ 6, 8 и 20 разрешается прохождение содержимых ре 1943гистров 7 и 10, отключаются выходырегистра 12.Далее выполняются МК обслуживанияпрерывания. В заключительной МК во 5 всех разрядах МК программно записываются нули, кроме ( +2)-го разряда,в который записывается единица.Единица ( +2)го разряда открываетэлементы И 15. При этом адрес МК 0 прерванной микропрограммы, записанный ранее в регистре 14, поступаетна вход блока 1 памяти через элементы ИЛИ 6, 8, 20 (нулевые выходыразрядов от 1 до (+1)-го последней 15 МК не оказывают влияния на вход блока1 памяти).Далее продолжается прерваннаяработа.11 б 1943 нтель Л. ЛогачевадЛ.Иартянова Коррек екмар Поднис сударственного к изобретений и о а, 3-35, Раущская