Регистр сдвига

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сото з СоветскттхСоцкалкстичвскттхРеспублнк и 877618(22) Заявлено 15,02.80 (21) 2883218/18-25 с лрнсоелнненнеш заяак лв(23)11 рнорнтет Гооударспашмв конитвт СССР ио двлви нзфбрвтевв 11 н отхрытв 11(71) Заявн 54) РЕГИСТР СДЗИ ггер н логичес с" Изобретение относится к вычисли-тельной технике и предназначено для распределения входных импульсов а также импульсов, длительность которых равна периоду следования входных импульсов, по а выходным шинам (еще, 1 с+1, 1+2тт), (где .К - номер разряда, на управляющий вход которого подан сигнал управления, а и - число разрядов регистра).Известно устройство, которое со". держит в каждом разряде триггер па-. мяти и логические элементы 1,11.Однако это устройство выполнено на большом количестве оборудованиячто существенно снижает общую надежность устройства. Кроме того, оно не позволяет распределить входные сиг- налы по выходным шинам.Наиболее близким к предлагаемому ао технической сущности является регистр сдвига, содержащий коммутационный триггер и Ь разрядов, каждый шв которых содержит основной триггер,вспомогательный триВЮ кнй элемент И-НЕ 12.Недостатком известного устройства является его сложность.Цель изобретения - упрощение устройства.Поставленная цель достигается тем, что в регистр сдвига, содержащий ячейки памяти, каждая из которых со тоит из триггера и из первого элемента И-НЕ, первый коммутирующий триггер, первый выход которого соединен с первыми входами первых элементов И-НЕ, вторые входы которых подключены соответственно к шинам управления, первый вход первого ком-мутационного триггера соединен со входом,регистра сдвига, введены второйкоммутационный триггер, а в каждую ячейку памяти - второй элемент И-НЕ причем первые входы вторых элементов И-НЕ соединены со входом регистра сдвига, второй .вход второго эле мента И-НЕ каждой ячейки памяти, кроме первой и последней, соединен с первым выходом триггера предыдущей ячейки памяти; третий вход второго элемента И-НЕ каждой ячейки памяти соединен с выходом второго элемента , И-НЕ, с первым входом триггера.и выходом предыдущей ячейки памяти выход второго элемента И-НЕ каждой ячейки памяти соединен с первым входом триггера и выходом данной ячейки памяти и с одним из входов второго элемента И-НЕ последующей ячейки памяти, второй вход триггера каждой ячейки памяти соединен с выходом второго элемента И-НЕ и с вы ходом последующей ячейки памяти третий вход триггера каждой ячейки памяти соединен с выходом первого элемента И-НЕ последующей ячейки памяти, четвертый вход триггера каждой ячейки памяти соединен с одним из вы-ходов триггера последующей ячейкипамяти, третьи входы первых элемен" тов И-НЕ ячеек памяти соединены со вторым входом первого коммутационного триггера и с выходом последней ячейки памяти, выход триггера которой соединен с третьим входом первого коммутационного триггера, второй выход которого соединен с одним из входов триггера последней ячейки памяти, первый вход которого коммутационного триггера соединен с выходом первого элемента И-НЕ первой ячейки памяти, второй .вход второго коммутационного триггера подключен к одному из выходов триггера первой ячейки памяти, третий вход второго коммутационного триггера соединен с выходом первого элемента И-НЕ и с выходом первой ячейки памяти, выход второго коммутационного триггера соединен со вторым входом втс 1 рого элемента И-НЕ первой ячейки памяти.На чертеже изображена функциональ. ная схема регистра сдвига.Регистр содержит ячейки 1-4 памя" ти (на чертеже показаны только четыре ячейки памяти), первые элементы И-НЕ 5-8, вторые элементы И-НЕ 9-12, триггеры 13-16 ячеек 1-4 памяти, О первый 17 и второй 8 коммутационные триггеры, вход 19 регистра сдвига, шины 20-23 управления и выходы 24- 27 регистра сдвига.УстройствЬ работает следующим об разом.В исходном состоянии триггер четвертой ячейки 4 памяти установлен в единичное состояние, а триггеры 13- 15 остальных ячеек памяти 1-3 и триггер 18 установлены в нулевое состояние (шина установки на чертеже не показана). Входной сигнал, подаваемый на вход 19, отсутствует (равен логическому нулю), В этом случае на.выходах триггера 17 будет сигнал, равный логической единице..Пусть, например, на шинах 20, 22 23 присутствует логический нуль, а на шине 21 - логическая единица. Тогда на выходах элементов И-НЕ 5, 7, 8 будет сигнал, равный логической единице, а на выходе. элемента И-НЕ 6 - логический нуль, который установит триггер 13 в единичное состояние.Поэтому с приходом первого входного сигнала на вход 19 на нулевом выходе, триггера 17 появляется сигнал, равный логическому нулю, который устанавливает триггер 16 последней ячейки 4 памяти в нулевоесостояние. Одновременно на выходе элемента И-НЕ 10 появляется сигнал, равный логическому нулю, который устанавлива-ф ет триггер 4 в единичное состояние, при этом на нулевом выходе триггера 13 установится сигнал, равный лобйческой единице, Наличие связи с выхода элемента И-НЕ 1 О на вход элемента И-НЕ 11,и на единичный вход триггера 3 препятствует появлению на их выходах логического нуля во время действия первого входного сигнала. После окончания действия первого входного сигнала на нулевом выходе триггера 17 установитсясигнал, равный логической единице, а на единичном выходе триггера 17 " логический нуль, который закрывает элементы И-НЕ 5-8. На единичном выхо" де триггера 13 установится сигнал, равный логическому нулю, который закроет элементы И-НЕ 5-8, На единичном выхбде триггера 13 установится сигнал, равный логическому нулю, который закроет элемент И-НЕ 10.Таким образом, на выходе элемента И-НЕ 1 О будет сформирован сигнал, дли" тельность которого равна длительности входного сигнала, и который с выхода 25 может быть распределен по. одной из последующих выходных шин,С приходом второго сигнала на вход 19 на выходе элемента И-НЕ 11 появляется сигнал, равный логическому нулю, который устанавливает триггерки памяти вспомогательный триггер,что ведет к сокращению количествалогических элементов, повышению надежности, уменьшению потребляемой мощности,Формула изобретения Регистр сдвига содержащий ячейки памяти, каждая из которых сос" тоит из триггера и из элемента И-НЕ, первый коммутационный триггер, первый выход которого соединен с первыми входами первых элементов И-НЕ, вторые входы которых подключены к шинам управления, первый вход первого коммутационного триггера соединен со входом регистра сдвига, о т л и ч аю щ и й с я тем, что, с целью упрощения регистра сдвига, в него введены второй коммутационный триггер, а в каждую. ячейку памяти - второй элемент И-НЕ, причем первые входы вторых элементов И-НЕ соединены со входом регистра сдвига, второй вход второго элемента И-НЕ каждой ячейки памяти, кроме первой и последнейсоединен с первым выходом триггере предыдущей ячейки памяти, третий вход второго элемента И-НЕ каждой ячейки памяти соединен с выходом второго элемента И-НЕ, с первым входом триггера и выходом предыдущей ячейки памяти, выход второго элемента И-НЕ каждой ячейки памяти соединен с первым входом триггера и выходом данной ячейки памяти и с одним из входов второго элемента И-НЕ последующей ячейки памяти, второй вход триггера каждой ячейки памяти соединен с выходом второго элемента И-НЕ и с выходом последующей ячейки памяти, третий вход триггера каждой ячейки памяти соединен с выходом первого элемента И-НЕ последующей ячейки памяти, четвер" тый вход триггера каждой ячейки памя-ти соединен с одним из выходов триггера последующей ячейки памяти, тре". тьи входы первых элементов И-НЕ ячеек памяти соединены со вторым входом первого коммутационного триггера ы с выходом последней ячейки памяти, выход триггера которой соединен с третьим входом первого коммутационного триггера, второй выход которого соединен с одним из входов триггера последней ячейки памяти, первый вход второго триггера соединен с выходом 5 87761815 в единичное состояние, при этом нанулевом выходе триггера 14 появляется сигнал, равный логической еди"нице. Наличие связи с выхода элементаИ-НЕ 11 на вход элемента И-НЕ 2 ина единичный. вход триггера 14 препятствует появлению на их выходах логического нуля во время действия второго входного сигнала. После окончания действия второго входного сигнала на единичном выходе триггера14 появляется сигнал, равный логическому нулю, который закроет элемент И-НЕ 11. Таким образом, с выхода 2 Ь может быть распределен по следующей выходной шине сигнал, длительность которого равна длительностивходного импульса.Аналогичным образом с приходомтретьего входного сигнала на выходе 20элемента И-НЕ 12 появляется сигнап,равный логическому нулю, которыйустанавливает триггер 16 в единичноесостояние, при этом на нулевом выходе триггера 15 появляется сигнал, дравный логической единице, а на единичномвыходе триггера 17 - логическая единица. Наличие связи с выхода элемента И-НЕ 12 на единичный вход.триггера 15, на нулевой вход триггера 17и на входы элементов И-ВЙ 5-8 препятствует появлению на их выходах логическогонуля во время действия третьего входного сигнала.После окончания действия третьего входного сигнала на единичном выходе триггера 15 появляется сигнал,равный логическому нулю, которыйзакроет элемент И-НЕ 12, а с выхода27 может быть распределен сигнал,длительность которого равна длительности входного импульса.Видно, что после окончания действия третьего входного сигнала регистр опять находится в исходном аос 45тоянии. Если не произойдет изменениясигналов на шинах 20-23, то цикл работы регистра повторится.Аналогичным образом при наличиина управляющем входе первого элементаИ-НЕ и-го (о=1, 2, ЗЙ) разряда50сигнала, равного логической единице,будет осуществляться распределениесигналов по а (а=К, К+1, К+2п)Фвыходным шинам.Введение в известный регистр сдви 55. га второго триггера, а в каждую ячейку памяти - второго элемента И-НЕ,позволяет исключить из каядой ячей877618 Составитель Й, Воронинктор Е.Папп Техред:.С. Йигунова; Корректор,Г.Назарова . Заказ 9625 77 Тираж 6 8 1,ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открйтнй113035, Москва, М"35, Раущская наб де 4 Р 5 тентг У ул. Пр первого элемента И-НЕ первой ячейкипамяти, второй вход второго триггераподключен к одному из выходов триггера первой ячейки памяти, третий входвторого триггера соединен с выходомпервого элементА И-НЕ, выход второго триггера соединен со вторым входом второго элемента И-НЕ первой ячейки памяти. 8 Источники информации,принятые во внимание при экспертизе Ф 1. Авторское свидетельство СССР У 497637, кл. С 11 С 19/00, 1972.2. Авторское свидетельство СССРИф 552638, кле О 11 С 19/00, 1975