Устройство для ввода информации

щ 8408 О ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к ввт, свид-ву(22) Заявлено 150679(21) 2781248/18-24с присоединением заявки йо(23) ПриоритетОпубликовано 2306,81,Бюллетень 149 23Дата опубликования описания 230681 СфФз СоветскихСоциалистическихРеспубаик Р 1)м, кл,з С 06 Р 3/04 Государственный комитет СССР во делам изобретений и открытий(71) Заявительс,(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ Изобретение относится к вычислительной технике и может быть использовано в системах для ввода информации от дискретных датчиков.Известно устройство для вводаинформации от дискретных датчиков,содержащее блок памяти, адресныйблок, регистры, коммутаторы, генераторы импульсов и решающее задачу опроса датчиков и ввода в ЭВИадреса датчика, состояние которогоизменилось 11,Недостатком устройства являетсяего сложность.Наиболее близким по техническойсущности к предлагаемому являетсяустройство для ввода информации отдискретных датчиков, содержащееблок управления, генератор импульсов,датчики, распределитель, блок памяти, состоящий из буферных регистров,блок формирования адреса сшифраторами и элемент ИЛИ 2.В известном устройстве с помощьюраспределителя производится последовательный опрос всех датчиков какизменяющих, так и неизменяющих своесостояние, причем информация на выходе устройства формируется толькодля датчиков, изменивших свое састояние. При этом увеличивается время, необходимое для выборки датчиков с измененным состоянием, и снижается быстродействие устройства.Цель изобретения - повыаениебыстродействия устройства.Поставленная цель достигаетсятем, что в устройство для ввода инФормации, содержащее датчики, блок 10 памяти, блок формирования адреса,шифратор и генератор импульсов, введены первый и второй регистры, распределитель импульсов запроса, элементы задержки, коммутатор и блок.11 сравнения, причем выходы датчиковподключены к первым входам первого регистра, выходы которого соединены со входами распределителя импуль-, сов, запроса, выходы которого соеди иены со входами элементов задержки,выходы элементов задержки соединены со входами шифратора и первыми входами коммутатора, выходы коммутатора соединены со вторыми входами первого регистра, а выход шифратора соединен с первым входом блока формирования адреса, выход которого соединен со входом блока памяти и первьве входом блока сравнения, вто рой выход блока памяти соединен спервым входом второго регистра, выход которого соединен со вторымвходом блока сравнения, первый выход которого соединен со входом генратора импульсов, выход которогосоединен со вторым входом блока5формирования адреса, второй выходблока сравнения соединен со вторымвходом второго регистра, третьимвходом блока формирования адреса ивторыми входами коммутатора.О.На чертеже изображена схема устройства.Устройство содержит датчики 1,первый регистр.2 с разрядными триггерами 3, распределитель 4 импульсов запроса, элементы 5 задержки, 15коммутатор б с элементами И 7, шифратор 8, блок 9 формирования адреса,блок 10 памяти, второй регистр 11,блок 12 сравнения и генератор 13импульсов. Выходы датчиков 1 подключены к первым входам триггеров 3первого регистра 2, Выходы триггеров3 соединены с входами распределителя 4 импульсов запроса, выходы которого через элементы 5 задержки свя- дзаны с первыми входами элементовИ 7 коммутатора б и с входами шифратора 8, Выходы элементов И 7 подключены ко вторым входам соответствующих триггеров 3 регистра 2,Выходы шифратора 8 соединены с первыми установочными входами блока 9формирования адреса, выходы которого связаны с входами блока 10 памяти и первыми входами блока 12сравнения. Выходы блока памяти подключены к первым входам второго регистра 11, выходы которого соединены со вторыми входами блока 12сравнения,Первый выход несовпадения блока 4012 сравнения подключен к входу генератора 13 импульсов, выход которогосоединен со вторым счетным входомблока 9. Второй выход совпаденияблока 12 сравнения соединен со вторыми управляющими входами элементовИ 7 коммутатора б и входами установкив нулевое положение блока 9 формирования адреса и второго регистра 11.Распределитель 4 импульсов запроса представляет собой логическоестатическое устройство, обеспечивающее на своих выходах приоритетноераспределение входных сигналов,например, каждый входной сигнал напредыдущем входе имеет приоритетпрохождения на выход по отношениюк сигналам на всех последующихвходах. Таким образом, распределительимпульсов запроса 4 формирует выходной сигнал только на оцном выходе,соответствующем входу с большим приоритетом. Элементы 5 задержки обеспечивают синхронность работы всехэлементов устройства. Каждому издатчиков 1 в блоке 10 памяти со ответствует область памяти, котораяопределяется начальным и конечнымадресами соответствующих ячеек блока памяти и в которую предварительно записывается соответствующая информация,Устройство работает следующимобразом,При вызове информации соответствующие датчики 1 срабатывают иформируют импульсные сигналы, которые поступают на первые входы триггеров 3 регистра 2 и устанавливаютих в единичные состояния. С выходовсработанных триггеров сигналы подаются на входы распределителя 4импульсов запроса, который формирует сигнал толькона одном своемвыходе, соответствующем сработавшему датчику 1 большого приоритета(по входу), Указанный сигнал с выхода распределителя 4 импульсовзапроса через элемент 5 задержкиподается на первый вход соответствующего элемента И 7 коммутатора би подготавливает его к срабатыванию. Кроме того, указанный сигналвозбуждает соответствующий входшифратора 8, на выходе которого Формируется код начального адреса области памяти, соответствующий опрашиваемому датчику 1, Код начальногоадреса заносится в блок 9 формирования адреса, откуда поступает врежиме чтения информации на адресные входы блока 10 памяти. По указанному адресу из блока 10 памятивыбирается код конечного адресаобласти памяти, соответствующий первому опрашиваемому датчику 1, изаносится во второй регистр 11.С выходов второго регистра 11 указанный код подается на вторые входыблока 12 сравнения, на первые входыкоторого поступает код с выходовблока 9 формирования адреса. Таккак коды на входах блока сравненияне совпадают, блок 12 сравнениясигналом несовпадения запускаетгенератор 13 импульсов, Последнийвыдает импульсы на второй счетныйвход блока 9 формирования адреса,который последовательно изменяетзначения адресов ячеек памяти иобеспечивает выборку информации изсоответствующей области памяти блока 10. По окончании выборки информации адрес конечной ячейки областипамяти на выходе блока 9 Формирования адреса совпадает со значениемадреса, зафиксированным во второмрегистре 11. При этом блок 12 сравнения вырабатывает сигнал совпаде"иия, отключает генератор 13 импульсов, обнуляет адресный блок 9 формирования адреса и регистр 11 иподает сигнал совпадения на вторыевходы элементов И 7 коммутатора б.Этим сигналом открывается один изэлементов И 7, ранее подготовленный к открыванию сигналом с выхода рас-пределителя 4 импульсов запроса, указанный элемент И выдает сигнал, который поступает на второй вход соответствующего триггера 3 и обну" ляет его. При этом приоритет на выход распределителя 4 импульсов запроса получает сигнал с выхода следующего триггера 3 регистра 2, соответствующего следующему сработанному датчику 1, и процесс повторяется.Таким образом, устройство последовательно опрашивает только сработавшие датчикиф 1, исключая несработавшие, и вводит данные, определяемые каждым из этих датчиков.Введение в устройство для ввода информации с дискретных датчиков первого и второго регистров, распределителя импульсов запроса, элементов задержки, коммутатора и блока сравнения позволяет повысить быстродействие устройства, по сравнению с известным, путем приоритетного последовательного опроса только сработавших датчиков.Формула изобретенияУстройство для ввода информации, содержащее датчики, блок памяти, первый выход которого соединен с выходом устройства, блок формирования адреса, шифратор и генератор импульсов, о т л и ч а ю щ е е с я тем, что, с целью повыдения быстродействия устройства, в него введеныпервый и второй регистры, распределитель импульсов запроса, элементызадержки, коммутатор и блок сравнения, причем выходы датчиков подключены к первым входам первого регистра, выходы которого соединены совходами распределителя импульсовзапроса, выходы которого соединенысо входами элементов задержки, выходы элементов задержки соединенысо входами шифратора и первыми входами коммутатора, выходы коммутатора соединены со вторыми входамипервого регистра, а выход шифратора15 соединен с первым входом блока фор"мирования адреса, выход которогосоединен со входом блока памяти ипервым входом блока сравнения, второй выход блока памяти соединен с20 первым входом второго регистра,выход которого соединен со вторымвходом блока сравнения, первый выход которого соединен со входом генератора импульсов, выход которогосоединен со вторым входом блокаФормирования адреса, второй выходблока сравнения соединен со вторымвходом второго регистра, третьимвходом блока формирования адреса ивторыми входами коммутатора.Источники информации,принятые во внимание при экспертизе1Авторское свидетельство СССРМ 448438, кл. С 06 Г 3/00, 1973,2, Авторское свидетельство СССРР 634263, кл. С 06 Г 3/04, 1976840870 Заказ 4766 Тиран 745 Подпнсно ВНИИПИ Государственного комитета ССС ло делам.ивобретеннй н открытий 13035, Москва, З-ЗВ, Рауыская наб., д.