Устройство управления микропрограм-мными переходами

ОП ИСАНИЕИЗОЬРИтЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоеетскикСоциалистическикРеспублик ц 813428(72) Авторы изобретения А. И. Зайончковский и А. В. Палагин Ордена, Ленина институт кибернетики АН Украинской ССР(54) УСТРОЙСТВО УПРАВЛЕНИЯ МИКРОПРОГРАММНЫМИ ПЕРЕХОДАМИИзобретение относится к вычислительной технике и может быть использовано при построении устройств управления с изменяемой структурой микропрограмм для процессоров ЭВМ различных классов и, в частности допускающих расширение пользователем системы команд.Известны схемы управления микропрограммными переходами для матрицы памяти, построенные с использованием множества регистров, схемы инкрементатора и включающие шину адреса микрокоманд, вентили связи, первые, вторые и третьи вентили адреса, а также средства управляющего регистра, связанные с указанными вентилями (.11. Основным недостатком данных схем является большой используемый объем матрицы памяти, либо ограниченные функциональные возможности при удовлетворении требований к числу микропрограммных переходов для реализации достаточно мощной системы микропрограмм с плотной упаковкой.Наиболее близким к предлагаемому является устройство, содержащее регистр команд, матрицу памяти адресов микропрограмм, дешифратор микроопераций, регистр адреса микрокоманд, первые элементы И адреса, вторые элементы И адреса, элемент НЕ, третьи элементы И адреса, схему ветвления, шину адреса микрокоманд и шину 5 условиЙГ 21Основными недостатками данного устройства является большой объем матриц памяти микрокоманд и ограниченные функциональные возможности, заключающиеся в том, что устройство реализует набор условий микропрограммного перехода, мощность которых существенно ограничена структурой и сложностью вентильных средств.Цель изобретения - сокращение оборудования и расширение функциональных возможностей устройства за счет расширения набора условий микропрограммного перехода.Поставленная цель достигается тем, чтоустройство управления микропрограммными переходами, содержащее регистр команд, выход которого соединен со входом блока памяти адресов микропрограмм, выход которого соединен с информационным входом первого блока элементов И адреса, выходы первого, второго и третьего блоков элемен 813428ветвления, нулевой вход которого соединен 15 с первым выходом дешифратора микроопераций и с управляющим входом третьего блока элементов И адреса, единичный вход триггера ветвления соединен с третьим выходом дешифратора микроопераций, со вторым управляюшим входом первого блока элементов И адреса и с управляющим входом блока элементов И связи, информационный вход которого соединен с выходом регистра адреса микрокоманд и со входом счетчика, выход которого соединен с информационным входом второго блока эле- ментов И адреса, выход блока элементов И связи соединен с первым информационным входом регистра возврата, второй информационный вход которого соединен с выходом блока элементов И условий, выход регистра возврата соединен с входом третьего блока элементов И адреса.На чертеже изображена блок-схема устройства.Устройство содержит регистр 1 команд, блок 2 памяти адресов микропрограмм, регистр 3 возврата, блок 4 элементов И связи, блок 5 элементов И условий, регистр 6 адреса микрокоманд, третий блок 7 элементов И адреса, второй блок 8 элементов И адреса, элемент НЕ 9, первый блок 10 эле 40 ментов И адреса, счетчик 11, триггер 12 ветвления, дешифратор 13 микроопераций, шину 14 адреса микрокоманд и вход 15 условий.Содержимое блока 2 памяти адресов микропрограмм представляет собой совокупность адресных характеристик начальных микрокоманд.Устройство управления микропрограммными переходами работает следующим образом. 45 50 Операционным кодом вновь принятой команды с выходов регистра 1 команд выпол.няется адресация блока 2 памяти адресов микропрограмм,Адрес микрокоманды с выходов регистра 6 микрокоманд одновременно с инициированием в каждом машинном цикле входов счетчика 11 поступает на информационные входы блока 4 элементов И связи, а содер 55 тов И адреса соединены через шину адресов микрокоманд с информацион ым входом регистра адреса микрокоманд, первый выход дешифратора микроопераций соединен с первым управляющим входом первого блока элементов И адреса и через элемент НЕ 5 с управляющим входом второго блока элементов И адреса, содержит регистр возврата, счетчик, триггер ветвления, блоки элементов И условий и связи, прк ем информационный вход блока элементов И условий является входом условий устройства, первый и второй управляющие входы блока элементов И условий соединены соответственно со вторым выходом дешифратора микроопераций и с нулевым выходом триггера жимое входа 15 условий - соответственно на информационные входы блока 5 элементов И условий с целью формирования характеристики перехода в регистре 3 возврата. Передача кодов условий, задаваемых или вычисляемых в процессе реализации микропрограммы, через блок 5 элементов И условий к вторым входам регистра 3 возврата определяет установление содержимого последнего как многоразрядную маску адреса начальной микрокоманды. Кодирование хранимой маски может быть различным и использует нулевое и отличные от нуля состояния. При формировании характеристики перехода как адреса микропрограммного возврата, с другой стороны, содержимое регистра 3 возврата посредством блока 4 элементов И связи и первых входов регистра повторяет значение выходов регистра 6 адреса микрокоманд, а состояние второго выхода дешифратора микроопераций устанавливает триггер 12 ветвления в единичное положение,В завершении машинного цикла, когда информация с адресуемой позиции считывается на выходы блока 2 памяти адресов микропрограмм и формируется значение выходов счетчика 11, для характеристики перехода, приращенного адреса микрокоманды и адресной характеристики начальной микрокоманды, одновременно имеющихся в наличии на информационных входах первого, второго и третьего блоков 7, 8 и О элементов И адреса соответственно, состояние выхода триггера 12 ветвления определено.Завершающая микрокоманда включает операционное поле, анализируемое состоянием первого выхода дешифратора 13 микро- операций и указывает, что регистрированный адрес микрокоманды представляет собой конец микропрограммы.Микрокоманда с регистрированным адресом конца микропрггограммы инициирует управляюший вход блока 7 элементов И адреса, первый управляющий вход блока 10 элементов И адреса и управляет через элемент НЕ 9 вторым блоком 8 элементов И адреса к формированию адреса новой микрокомандной последовательности, а также устанавливает по окончанию цикла триггер 12 ветвления в нулевое положение либо подтверждает его. Указанное выходом элемента НЕ 9 состояние управляющего входа второго блока 8 элементов И адреса запрещает передачу значения выходов счетчика 11 на шину 14 адреса микрокоманд.На безусловно последнем цикле микропрограммы нулевое положение триггера 12 ветвления определяет состояние второго управляющего входа блока 1 О элементов И адреса для одновременной передачи содержимого регистра 3 возврата через блокэлементов И адреса и информации выходов блока 2 памяти адресов микропрограмм40 45 операционного поля, анализируемого дешифратором 13 микроопераций.Передача содержимого входа 15 условий через блок 5 элементов И условий в соответствии с разрешением на первом управляющем входе последнего к вторым входам регистра 3 возврата для единичного 55 положения триггера 12 ветвления блокируется состоянием второго управляющего входа блока 5 элементов И условий. через инициируемый блок 10 элементов И адреса на шину, 14 адреса микрокоманд. Адрес начальной микрокоманды, как состояние шины 14 адреса микрокоманд, формируется путем логического сложения кодов адресной характеристики начальной микро- команды и маски адреса начальной микро- команды и передается далее к входам регистра 6 адреса микрокоманд, устанавливая содержимое последнего для следующего цикла.Определяющее кодирование адресной характеристики начальной микрокоманды для нулевого и некоторых состояний маски, отличных от нуля, в том числе маски условий прерываний к отдельным операционным кодам команд, непосредственно указывает адрес начальной микрокоманды. В другом случае маски адреса. начальной микрокоманды, как условия прерывания, способны определить в полном объеме хранимых последовательностей микрокоманд адреса каждой из процедур обработки прерываний либо, для комайд группы расширения - положения начальных микро- команд в выделеной области адресов.Каждая совокупность микрокомандных адресов микропрограммы основного набора команд либо расширения может использовать составной частью участок последовательности или целиком совокупность адресов микропрограммы другого операционного кода команды. При этом, например, для микропрограмм операций с плавающей запятой, микрокоманда, определяющая адрес вхождения в последовательность микрокоманд арифметических действий, также через состояние второго выхода дешифратора 13 микроопераций устанавливает разрешение на втором выходе дешифратора 13 микро- операций. Для одного из регистрированных адресов линейной последовательности микрокоманд арифметических действий устанавливается содержимое входа 15 условий и значение операционного поля микрокоманды указывает состояние третьего выхода дешифратора 13 микроопераций формирования маски адреса начальной микрокоманды.Действия микроопераций, сигнализирующих конец микропрограммы, установление адреса возврата и маски адреса начальной микрокоманды являются несовместными и могут кодироваться состояниями одного 5 10 15 20 25 30 35 В ситуации, когда содержимое регистра 6 адреса микрокоманд представляет собой адрес микрокоманды последнего цикла арифметических действий и отнесено к завершающей микрокоманде, которая в зависимости от предистории вхождения может быть либо, нет заключительной в микропрограмме, разрешение на первом выходе дешифратора 13 микроопераций и единичное положение триггера 12 ветвления обеспечивают передачей содержимого регистра 3 возврата через блок 7 элементов И адреса на шину 14 адреса микрокоманд формирование состояния указанной шины собственно значением адреса микропрограммного возврата. Блок 10 элементов И адреса по состоянию второго управляющего кода при этом выбран быть не может.Использование данного устройства управления микропрограммными переходами позволяет уменьшить оборудование блока памяти микрокоманд.Расширение функциональных возможностей устройства можно выразить через коэффициент использования повторяющихся участков микропрограмм, который тем больше, чем больше число повторений отдельных последовательностей микрокоманд по сравнению со средним.Формула изобретенияУстройство управления микропрограммными переходами, содержащее регистр команд, выход которого соединен со входом блока памяти адресов микропрограмм, выход которого соединен с информационным входом первого блока элементов И адреса, выходы первого, второго и третьего блока элементов И адреса соединены через шину адресов микрокоманд с информационным входом регистра адреса микрокоманд, первый выход дешифратора микроопераций соединен с первым управляющим входом первого блока элементов И адреса и через элемент НЕ с управляющим входом второго блока элементов И адреса, отличающееся тем, что, с целью сокрашения оборудования и расширения функциональных возможностей за счет расширения набора условий микропрограммного перехода, оно содержит регистр возврата, счетчик, триггер ветвления, блоки элементов И условий и связи, причем информационный вход блока элементов И условий является входом условий уст ройства, первый и второй управляющие входы блока элементов И условий соединены соответственно со вторым выходом дешифратора микроопераций, и с нулевым выходом триггера ветвления, нулевой вход которого соединен с первым выходом дешифратора микроопераций и с управляющим входом третьего блока элементов И адреса, единичный вход триггера ветвления соединен с813428 мационный вход которого соединен с выходом блока элементов И условий, выход регистра возврата соединен с входом третьегоблока элементов И адреса.Источники информации,принятые во внимание при экспертизе1. Хасссн С, Микропрограммное управление. Вып. 1, Мир, М., 1973, с. 44 - 47,р. 2,5.2. Патент США3800293,кл. В 40 в 1.5, 1976 (прототип). Составитель Г к Техред А. Бой Тираж 745 ПИ Государственного ко делам изобретений и Москва, Ж - 35, Раушс П Патент, г. Ужгород. Понкас мчик едактор Н. Воловиаказ 346/62ВНИИ митетоткрая нул. 11303илиал третьим выходом дешифратора микроопераций (со вторым управляюшим входом первого блока элементов И адреса ) и с управляюгцим входом блока элементов И связи, информационный вход которого соединен с выходом регистра адреса микрокоманд и со входом счетчика, выход которого соединен с информационным входом второго блока элементов И адреса, выход блока элементов И связи соединен с первым информационным входом регистра возврата, второй инфорареваКорректоПодписиСССРтийб., д. 4/5Проектная,