Устройство для обработки приорите-tob запросов прерывания

Союз Советских Социалистических Республик(71) Заявитсл ОЙСТВО ДЛЯ ОБРАБОТКИ ПРИОРИТЕТО ЗАПРОСОВ ПРЕРЫВАНИЙ 54 Изобретение относится к области цифровой вычислительной техники, а именно, ЦВЧ, организованным на основе больших и интегральных схем (БИС) микропроцессоров,Известен микропроцессор обработки приоритетов запросов прерываний, содержащий регистр состояний, логические схемы и триггер прерываний 11.Использование известных микропроцессоров для обработки приоритетов запросов прерываний требует организации довольно сложных действий со стороны программиста для восстановления содержимого регистра состояний, хранящего приоритет обрабатываемых программ.Это связано с тем, что прерывания программ могут происходить в произвольные моменты времени и требуется специальная организация программ, особенно прои болышой кратности вложения подпрограмм, для выявления:и запоминания приогнтетов прерываемых программ.Недостатком известного микропроцессора является сложность работы и, как следствие, увеличение времени входа и выхода в прерывающих подпрограмм.Наиболее близким к изобретению по технической сущности является устройство для обработки приоритетов запросов прерываццй, солержащее регистр триггеров запроса и шифратор приоритета, входы которого связаны с шинами запросов прерываний, регистр текущего состояния, буфер выхода, комп аратор приор цтста, комбинационную схему, триггер приоритета ц триггер запрета прерывания 12.Выхолы регистра триггеров запроса ишифратора приоритета связаны с первыми входа ми буфера выхода, выход которого связан с шиной кодированных запросов и компаратора прцорцтета, вторые входы которого связаны с выходами регистра текущего состояния. Выход компаратора прцо рцтета связан с первым входом комбинационной схемы, выход которой соединен с первым входом триггера прерывания, а его выход - с шиной прерывания и с первым входом триггера запрета прерыванця.20 Выход триггера запрета прерывания связан с регистром триггеров и шифратора приоритета и со вторым входом комбинационной схемы. Соответствующие входы регистра текущего состояния, комбцнаццон цой схемы, триггера запрета прерывания,триггера приоритета и буфера выхода связаны с шиной управления логикой.При входе в прерывающую программулля того, чтобы приоритеты приходящих ЗО запросов сравнцвалцсь уже с ее приоритетом, а не с приоритетом прерываний программы, цеободимо переустанавливать содержимое регистра текущего состояния в номер прерывающей программы, При выходе же цз прерывающей подпрограммы необходимо в регистре текущего состояния восстановить номер старой программы.Эти операции требуют введения специальных команд в прерывающие подпрограммы и дополнительного оборудования для управления входами регистра текущего состояния.Недостатком ми кропроцессора является необходимость установки содержимого регистра текущего состояния при входах и выхода в прерывающих программах, что снижает быстродействие микропроцессора и требует дополнительных аппаратурных затрат.Целью изобретения является повышение быстродействия работы устройства за счет автоматического сохранения и восстановления приоритетов программ при прерываниях.Поставленная цель достигается тем, что в устройство, содержащее регистр запросов, блок выходных элементов И, схему сравнения приоритетов, триггер прерывания и триггер запрета прерывания и коммутатор, причем информационный вход регистра запросов является водом запросов устройства, а первый выход соединец с первыми входами блока выходных элементов И и схемы сравнения приоритетов, выход которой соединен с первым входом коммутатора, выход которого соединен с первым входом триггера прерывания, выход которого сое.шцсн с выходом прерывания устройства, управляющий вход устройства соединен с вторыми входами коммутатора, триггера прерывания и блока выходных элементов И, третий вод которого соединен со вторым выходом регистра запросов, выход триггера прерывания соединен с первым входом триггера запрета прерыания, второй вход которого соединен с управляющим входом устройства, а выход - с третьим входом коммутатора и вторым входом регистра запросов, выход блока выходных элементов И является выходом запросов прерывания устройства, введены стек регистров состояний, входной и выходной коммутаторы, дешифратор, счетчик и управляющий коммутатор, причем выход блока выходных элементов И соединен через входной коммутатор с информационным входом стека регистров состояний, выход которого соединен через выходной коммутатор со вторым входом схемы сра- нсцця црцорцтето, управляющие ходы входного и ыходцого коммутаторов соединены с выходом дешифратора, вход которого соединен с выходом счетчика, вход которого соединен с первым выходом управляющего коммутатора, второй выход30 Устройство работает следуюцгцм обра зо.,ьНа вод регистра запросов 1 по входузапросов прерываний 2 приходят запросы на прерывания. На выходе регистра 1 ццдццируется код, соответствующий номеру 55 активного в настоящий момент источниказапроса с наивысшим приоритетом. Этот код поступает на первый вход схемы сравнения приоритетов 3, ца второй вход которой коммутатора 8 поступает код, а рактерлзующий прцоритет обрабатываемойнастоящее время программы, записанный специальной командой цз ЦВМ в стек регистров состояния 7.При наличии на входе регистра запро сов 1 кода, превосходящего текущий прлокоторого соединен с управляющими входом стека регистров, первый ц второй входы управляющего коммутатора соединенысоотвстстзец о с управляющим входом5 устройспза и стробцрующцм входом устройства.Структурная схема устройства приведена на чертеже.Устройство для ооработки приоритетов10 запросов прерываний содержит регистрзапросов, первый вход которого связан совходом запросов прерываний 2, схему сравнения приоритетов 3, блок выходных элементов И 4, выод которого связан с выхо 15 дом запросов прерываний 5, последовательно соединенные входной коммутатор б,стек регистров состояния 7 и выходнойкоммутатор 8, выход которого связан с одним из входов схемы сравнения прцорите 20 тов 3, коммутатор 9, выход которого связанс одним из входов триггера прерывания 10,выход которого связан с выходом прерывания 11 и первым входом триггера запретапрерывания 12, блок управления стеком 13,25 первый вход которого связан с стробируюццм входом 1, а второй - с управляющим входом 15,Блок 13 содержит дешифратор 1 б, управляющий коммутатор 17 и счетчик 18.Первьш выход регистра запросов 1 связан с первыми входами схемы сравненияприоритетов 3 и блока 4, второй выход -со вторым входом блока 4, выход которогосвязан со входом входного коммутатора.З 5 Выходы блока управления стеком 13 соединены соответственно со вторым входомкоммутатора б, стека регистров состояния7 ц ыходного коммутатора 8.Выход схемы сравнения приоритетов 3.10 соединен с первым входом коммутатора 9.Вторые ьходы коммутатора 9, триггерапрерываний 10, триггера запрета прерывания 2 ц трстцй вход блока 4 соединены суправляющим входом 1 б. Выход триггера45 запрета прерывания 12 соединен с третьимвходом коммутатора 9 и вторым входом регистра запросов прерываний 1.811259 55 ритет, на его выходе формируется сигнал, устанавливающий через коммутатор 9 триггер прерывания 10, с выхода которого запрос прерывания поступает в микро-ЭВМ.Одновременно переустанавливается триггер запрета прерывания 12, который замораживает состояние регистра запросов 1 на момент перехода к прерывающей программе с целью обеспечения условий корректного перехода. В качестве указателя места входа в прерывающую программу (или ее идентификации) используются выходы кодированных номеров запросов прерываний, на которые через блок 4 под управляющим сигналом по управляющему входу 15 индицируется номер активного источника, вызывающего прерывание.При переходе на очередную прерывающую подпрограмму в первый свободный регистр стека регистров 7 заносится приоритет прерывающей подпрограммы, соответствующий номеру активного запроса с высшим приоритетом, поступающего с выхода блока 4 через коммутатор б под управлением блока управления стеком 13, который одновременно подключает вход коммутатора 8 ко вновь загруженному стеку регистров 7. Таким образом, в блоке стека регистров автоматически при переходе к прерывающим подпрограммам запоминается их приоритет.Количество регистров в стеке регистров 7 соответствует числу входов запросов прерываний в регистре запросов 1. Таким образом, стек может сохранить приоритеты при переходе на максимально возможное число прерывающих подпрограмм.,При выходе из прерывающих подпрограмм в блок управления стеком 13 со входа 14 подается сигнал, стробирующий подключение коммутатора б и выходного коммутатора 8 на один уровень ниже в стеке, т. е. на первый занятый регистр, считая от того, который работал. В этом регистре хранится приоритет прерываний программы, который необходимо восстановить.Следовательно, стек работает как классический магазин.Таким образом, введение стека регистров текущего состояния позволяет автоматически сохранять и восстанавливать приоритеты программы при входах и возвратах цз прерываний. Формула изобретения Устройство для обработки приоритетовзапросов прерываний, содержащее регистр запросов, блок выходных элементов И, схему сравнения приоритетов, триггер прерывания и триггер запрета прерывания ц коммутатор, причем информационный вход ре гцстра запросов является входом запросовустройства, а первый выход соединен с первымц входамц блока выходных элементов И и схемы сравнения приоритетов, выход которой соединен с первым входом комму татора, выход которого соединен с первымвходом триггера прерывания, выход которого соединен с выходом прерывания устройства, управляющий вход устройства соединен со вторыми входами коммутатора, триггера прерывания ц блока выходных элементов И, третий вход которого соединен со вторым выходом регистра запросов, выход триггера прерывания соединен с первым входом триггера запрета, прерывания, 20 второй вход которого соединен с управляющим входом устройства, а выход - стретьим входом коммутатора и вторым входом регистра запросов, выход блока выходных элементов И является выходом запросов 25 прерывания устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения бысвродействия, оно содержит стек регистров состояний, входной и выходной коммутаторы, дешифратор, счетчик и управляющий коммуЗ 0 татор, причем выход блока выходных элементов И соединен через входной коммутатор с информационным входом стека регистров состояний, выход которого соединен через выходной коммутатор со вторым вхоЗ 5 дом схемы сравнения приоритетов, управляющие входы входного и выходного коммутаторов соединены с выходом дешифратора, вход которого соединен с выходом счетчика, вход которого соединен с первым 40 выходом управляющего коммутатора, второй выход которого соединен с управляющим входом стека регистров, первый ц второй входы управляющего коммутатора соединены соответственно с управляющим 45 входом устройства и стробцрующцм входомустройства. Источники информации, принятые во50 внимание прц экспертизе: 1. Белоус Л. И. ц др, Универсальный однокристальный микропроцессор. Электронная промышленность, 1977, М 5. 2. ЯсЬо 111 у Ь 1 роаг 1.Я пцсгосогпрц 1 ег 5 е. 32/4 1 п 1 егцрТ сопго 1 цп 11 1975 (прототип).811259 Составитель И, ХазоваТехред Л. Куклина Корректор И. Осиновская Гсдактор Л, Утехина Тип. Харьк, фил. пред. Патент Заказ 227/228 Изд. Ма 217 Тираж 749 ПоаппспоеНПО Поиск Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5