Патенты с меткой «арбитража»

Номер патента: 1388862

Опубликовано: 15.04.1988

Авторы: Захаров, Миронов, Свердлов

МПК: G06F 9/50

Метки: арбитража, многоканальное, параллельного

...присвоены каналам так, что счет их начинается сверхуУстройство работает следующим55образом.При отсутствии на линиях 2 сигналов запросов ("0") все шины запрета находятся в нулевом состоянии. зовано в многопроцессорных вычислительных системах для управления дос 5тупом к общим аппаратным ресурсам,например, к общей шине.Цель изобретениясокращение количества оборудования,На чертеже представлена схемаустройства.Многоканальное устройство параллельного арбитража содержит каналы1, соединенные с абонентами линиямизапроса 2 и подтверждения запроса 3, 15а между собой шинами 4, 5 и б запрета, Каждый канал содержит группу кодовых входов 7, группу элементов И 8,группу элементов И-НЕ 9 и элемент И 1 О.Для правильной работы устройства. 20необходимо...

Номер патента: 1580362

Опубликовано: 23.07.1990

Авторы: Бобровник, Широгоров

МПК: G06F 9/50

Метки: арбитража, запросов

...входе 7 ( единица навыходе 17); , на входе 8 соответствующего блока 1 имеется хотя бы один запрос, а на входах 8 остальных запросовнет (единица на выходе 1 б) соответствующего блока 1 и на выходах 18остальных блоков 1; на выходах 8соответствующего блока 1 имеетсяхотя бы один запрос, а на входах 8предыдущего блока 1 нет запроса, номер которого больше, чем код навходах 7 (единица на выходе 1 б)соответствующего блока 1 на выходе 20предыдущего блока 1 и на выходах 4 и 5или 6 регистра 2, показывающая, чтодо этого был выбран запрос из предыдущего блока 1,Одновременно единица может появи-ться на выходе только одного из трехэлементов И-ИЛИ 19, В регистр 2 заносится код с выхода, выбранного блока 1 (выходы 1-3 регистра 2) и выходы элементов...

Номер патента: 1596329

Опубликовано: 30.09.1990

Авторы: Антонюк, Омельчук, Присяжнюк, Терещенко

МПК: G06F 9/50

Метки: арбитража, запросов

...переводится в нулевоесостояние и цикл работы узла назначенияповторяется,Мультиплексор 32 стробируется сигналом с выхода элемента НЕ 30, что исключаетдребезг выходного сигнала мультиплексора, обусловленный переходными процес"сами.По каждому следующему сигналу нэвходе 7 на входах 17,1, 17,2 и 17.3 устэнав 5 10 15 20 25 30 35 ливаются сигналы высокого уровня и работа "; блока 1 повторяется. Таким образом, по первому относительно сигнала сброса импульсу с входа 7 узлы 26 назначают первый, второй и третий процессоры системы и т. д. Т,е. блок 1 изменяет состав процессоров по циклическому алгоритму с единичным шагом.Блок 5 (фиг.З) предназначен для маскирования запросов системной магистрали, выполняемого по командам процессоров. Защита от...