Устройство для поиска координат точки экстремума функции двух переменных

(7 ) Заявитель 4) УСТРОЙСТВО ДЛЯ ПОИСКА КООРДИНА ТОЧКИ ЭКСТРЕМУМА ФУНКЦИИ ДВУХ ПЕРЕМЕННЫХИзобретение относится к вычислительной технике и может быть использовано в устройствах обработки цифровой информации автоматизированных систем план рования и управления, а также дискретной автоматики, реализующих методы оптимизации параметров управления.Известно устройство для выделения экстремального значения функции, содержащее регистр экстремального значения функции и коммутатор, выход которого соединен с вторым входом схемы сравнения и входом регистра экстремального значения функции. Выход последнего соединен с первым входом коммутатора, второй вход которого подключен к выходу регистра текущего значения функции,Данное устройство обеспечивает выделение экстремального (максимального и . минимального) значения функции одной: переменной при задании исходной информации в виде приращений 13ГИсощр, "л" ТЕцц,Е,цр: ( А /) 2Недостатком данного устройства является ограниченность класса решаемых задач, приводящая к невозможности отыс кания экстремума недифференцируемой функции двух переменных и, соответствен- но, определения координат точки экстре,мума заданной функции.Известно устройство для поиска максимума корреляционной функции, содеркао щее блок управления, первый и второйаналого- цифровые преобразователи, входы которых являются первым и вторым вхо-дом устройства, а выходы подключен соответственно к блоку дискретной задеркки 5 и блоку задержки, выход которого. подключен к первым входам блоков умножения, вторые входы которых соединены с соответствующими выходами блока дискретной задержки, выходы блоков умножения через соответствующие цифровые интеграторы соединены с блоком выделения экс,тремума. Данное устройство позволяет отыскать максимум функции одной переОЗ 20 19 9667ния, переводящий один из триггеров 25,26 и 27 в единичное состояние. Триггер, переведенный в единичное состояние.разрешает выдачу кода, хранящегося врегистре 16, в блок 1 памяти значений 5функции, обеспечивая считывание кодазначения функции из ячейки памяти поданному адресу. При отыскании всехкодов координат вершин симплекса триггеры 25, 26 и 27 переводятся в единич Оное состояние и на выходе элемента И 24сформируется высокий потенциал, останавливающий генератор 12 тактовых импульсов, обнуляюший счетчик 9 и изменяющий состояние вычитаюшего счетчика 1569, уменьшая его содержимое на единицу,Считанные в соответствии с адресами наячейках блока 1 памяти значений функциизначения поступают на вход блока 7 сравнения с целью отыскания экстремального 20значения функции для рассматриваемыхкоординат.Код значения функции поступает навход схемы 94 сравнения, .осуществляющей проверку равенства нулю кода значения функции и управление выдачей кодов на вход коммутатора 98.В случае равенства кода значенияфункции нулю, с выхода схемы сравненияв блок 5 интерполяции и поступает управляющий сигнал, по которому формируетсякод интерполированного значения функциии через группу элементов И 97 и коммутатор 98 записывается в обнуленныйрегистр 101, Коды значений функции. записанные в регистрах 99, 100 и 101последовательно сравниваютСя в схеме102 сравнения с последующим анализом в узле 103 управления кода разно сти,40Упорядоченные коды значений функциичерез коммутатор 104 переписываютсяв регистры 59, 60 и 61 блока 5 интерполяции. С выхода дешифратора 105 управляющие сигналы поступают на группыэлементов И 31, 32 и 33, разрешая выдачу кодов координат вершины, для которой значения функции приняло экстремум,в блок 8, и на выход коммутатора 11,обнуляя регистр, хранящий коды, и на50вход элемента И 86 через элемент 73блока 6 управления, разрешая формирование сигнала СИ 4, обеспечивающегоформирование кодов координат новой вершины снмнлекса в блоке 8. По сигналу55СИ 4 в блоке 8 на входы сумматоров122-125 и вычитателей 126 и 127 выдаются коды координат вершины симплекса, по которым. формируются коды, поступаюшие на вход коммутатора 11 и записываемые в обнуленный регистр координаты вершины симплекса блока 3. По окончании сигнала СИ 4 триггер 89 переводится в нулевое состояние, разрешая формирование сигнала СИ 3 и запуская генератор 12 тактовых импульсов, Цикл работы устройства повторяется. Счетчик 69 обнуляется. через заданное число шагов поиска и на выходе схемы сравнения формируется сигнал, переводящий триггер 74 в нулевое состояние, формируя на выходе блока 6 управления сигнал СИ 5, По сигналу СИ 5, поступающему в блок 3, на группу элементов И 38, на выход устройства выдаются коды координат точки экстремума функции двух переменных.Работа устройства в режиме диалога может использоваться при исследовании характера функции, выявления глобальных и локальных экстремумов и отыскания координат точек экстремумов.В этом режиме размер ребра симплекса может устанавливаться кратным расстоянию между точками, в которых вычислены значения функции с последовательным уменьшением размера ребра до минимального и переносом координат исходной точки в интересуюшую область переменных.Работа устройства в режиме диалога не отличается от работы в автоматичес ком режиме и полностью соответствует работе, описанной выше. формула изобретения 1. Устройство для поиска координат точки экстремума функции двух переменных, содержащее блок управления, блок формирования адреса, блок интерполяций, блок памяти значений. функции и блок памяти значений переменных адресный вход и информационный выход которого соединены соответственно с первым выходом и первым входом блока формирования адреса, второй выход кОторого подключен к адресному входу блока памяти значений функции, информационный вход которого и информационный вход блока памяти значений переменных соединены с информационным входом устройства, управляющий вход которого соединен с первым входом блока управления, второй вход которого соединен с третьим выходом блока формирования адреса, первый выход блока22 966703 21которого является выходом устройства, о т л и ч а ю ш е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения нахождения экстремального значении недифференциру емой унимодальной функции двух переменных, заданной набором из вычисленных в заданных точках значений, в него введены блок сравнения, блок суммирования и вычислительный блок, информационный и уп равляюший входы которого соединены соответственно с вторым и третьим выходами блока управления, а выход подключенк третьему входу блока формирования адреса, четвертый и пятый входы которого 15 соединены соответственно.с выходом блока суммирования и с первым выходом блока сравнения, второй выход которого подключен к третьему входу блока управ ления, четвертый выход которого соеди- щ нен с первым входом блока суммирования, второй вход которого соединен с пятым выходом блока формирования адреса, первый и второй входы блока сравнения соединены соответственно с вьчходом бло ка памяти значений функции и с выходом блока интерполяции, вход которого подключен к третьему выходу блока сравнения.2, Устройство,по и, .1, о т л и ч а - ЗЕ ю ш е е с я тем, что блок формирования адреса содержит счетчики, генератор тактовых импульсов, регистры координат вершин, регистр адреса, регистр переменных, элементы И, группы элеменМ тов И, схемы сравнения, триггеры, группу элементов ИЛИ и коммутатор, входы которого являются соответственно третьим, четвертым и пятым входами блока, выход коммутатора подключен к входам первого, второго и третьего регистров координат вершин, выход первого из которых подключен к первым входам элементов И первой, второй и третьей групп, выход второго регистра координат вершин45 подключен к первым входам элементов И четвертой, пятой и шестой групп, выход третьего регистра координат вершин под, ключен к первым входам элементов Иседьмой, восьмой и девятой групп, вторые входы элементов И первой, четвертой иМ седьмой групп соединены с выходом первого счетчика, вход которого и первый вход второго счетчика соединены с выходом генератора тактовых импульсов, выход второго счетчика является первым выходом блока, первый вход блока подключен к входам регистра адреса и регистра переменных, выход которого соединен с первыми входами первойвторой и третьей схем сравнения, вторые входы которых подключены соответственно к выходам элементов И первой, четвертой и седьмой групп, выходы схем сравнения соединены соответственно с первыми вхо дами первого, второго и третьего триггеров, вторые входы которых и первый вход генератора тактовых импульсов подключены к второму входу блока, выходы триггеров соединены соответственно с первыми входами первого, второго и третьего элементов И и с первым, вторым и треть им входами четвертого элемента И, выход последнего подключен к вторым входам генератора тактовых импульсов, второго счетчика и к третьему выходу блока, вторые входы первого, второго и третьего элементов И подключены к выходу регист ра адреса, а выходы соединены с вторым выходом блока, вторые входы элементов И второй, пятой и восьмой групп соединены с пятым входом блока, а выходы подключены соответственно к входам .группы элементов ИЛИ, выходы которых соединены соответственно с первыми входами элементов И девятой группы и с пятым выходом блока, вторые входы элементов И десятой группы подключены к второму входу блока, а выходы соединены с четвертым выходом блока, вторые входы элементов И третьей, шестой и девятой групп соединены с четвертым входом блока, а выходы подключены к пятому выходу блока.3, Устройство по п. 1, о т л и ч аю ш е е с я тем, что вычислительный блок содержит группы элементов И, регистр кода ребра, регистр константы, ре- гистры координаты, сдвигатель, два сумматора, два вычитателя, два умножится и регистры, выходы которых соединены с выходом блока, входы регистра кода ребра, регистра константы и элементов И первой группы соединены с информационным входом блока, выход регистра кода ребра подключен к первым входам элементов И второй группы, выход регистра константы подключен к первым входам элементов И третьей группы, вторые входы элементов И второй и третьей .групп подключены к управляюшему входу блока, выходы элементов И первой группы подключены к входам первого и второго регистров координаты, выходы элементов И второй группы соединены с входом сдвигателя и с первым входом первого умножителя, второй вход которого и первый вход второго умножителя соеди23 9667 иены с выходами элементов И третьей группы. выход первого регистра координаты подключен к первым входам первого сумматора и первого вычитателя и к входу первого регистра, выход второго регистра координаты соединен с .первыми входами второго вычитателя и второгосумматора, выход сдвигателя подключен к вторым входам первого сумматора, первого вычитателя и второго умножите ля, выходы первого и второго умножителей соединены соответственно с вторым входом второго сумматора и с вторым входом второго вычитателя. выход кото рого соединен с входами второго и третьего регистров, выходы первого и второго сумматоров и выход первого вычитателя соединены соответственно с входами четвертого,. пятого и шестого регистров. 204. Устройство по и, 1, от л и ч аю ш е е с я тем, что блок интерполяции содержит сумматор, вычитатель, три группы элементов И, три регистра, входы которых и первые входы элементов И трех групп соединены с входом блока, выходы первого, второго и третьего регистров подключены к вторым входам элементов И соответственно первой, второй и третьей групп, выходы элементов И пер 10 вой группы соединены с первым входом сумматора, выходы элементов И второй группы соединены с вторым входом сумматора, выход которого подключен к первому входу вычитателя, второй вход ко 35 торого соединен с выходами элементов И третьей группы, выход вычитателя является выходом блока.5. Устройство по п, 1, о т л и ч а - ю ш е е с я тем, что блок управления содержит элементы И, ИЛИ, триггеры, элементы задержки, усилители, вычита юший счетчик, схему сравнения, наборный коммутатор, группу элементов И, регистр координат исходной точки, вход которого соединен с выходом наборного коммутатора, а выход подключен к первым входам группы элементов И, вторые входы которых и первые входыпервых элементов И, ИЛИ и первого триггера50 соединены с первым входом блока, второй вход которого соединен с вторым входом первого элемента ИШИ, выход ко-. торого подключен к входу вычитаюшего1 03 24 .счетчика выход которого соединен с входом схемы сравнения, выход которой соединен с вторым входом первого триггера,первый выход которого соединен с вторым входом первого элемента И и с первым выходом блока, выходы наборногокоммутатора и группы элементов И соединены с вторым выходом блока, второйвыход первого триггера подключен к первым входам второго, третьего, четвертого и пятого элементов И, вторые входыкоторых соединены соответственно с выходами второго и третьего триггеров и спервыми выходами четвертого и пятоготриггеров, выход первого . элемента Иподключен к первому входу второго триг гера и через последовательно соединенные первый элемент. задержки и первыйусилитель - к второму входу первоготриггера, к первому входу третьего триггера и к входу второго элемента задержки, выход которого через второй усилитель соединен с вторым входом третьеготриггера и с первым входом второго элемента ИШИ, второй вход которого соединен с вторым выходом пятого триггера,выход второго элемента ИЛИ подключенк первому входу четвертого триггера ичерез последовательно соединенные третий элемент задеркки и третий усилитель - к второму входу четвертого триг- гера, второй выход которого соединенс первым входом шестого элемента И,второй вход которого соединен с выходом третьего элемента ИШИ, входы которого соединены с третьим. входом блока, выход шестого элемента И соединенс первым входом пятого триггера и через последовательно соединенные четвертый элемент задержки и четвертый усилитель - с вторым входом пятого триггера выходы второго и третьего элементов И соединены с третьим выходом блока, первый и четвертый выходы которогоподключены соответственно к выходамчетвертого и пятого элементов И.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР402001, кл, 606 Г 15/36, 1971.2. Авторское свидетельство СССР696479, кл, 606 Г 15/34, 1977.3, Заявка фРГ2421330,кл, 806 Р 7/37, 1977 прототип).066703 Составитель А, ЖареновТехредМ, Гергепь Коррект Шекмар враме акт 4/5 иал ППП "Патент", г. Ужгород, ул. Проектная 46/67 Ти ВНИИПИ Государстве по делам изобрете 3035, Москва, Ж, раж 731 Подписи ого комитета СССР ий и открытий Раушская наб., д,3 966703 4 менной при наличии аналитического выра- ки экстремума унимодаль жения для оптимизируемой функции 2, ной переменной 31,Недостатком данного устройства явля- Недостатком рассматр ется ограниченность класса решаемых ройства является невозмо задач, приводящая к невозможности отыс ния экстремального значе кания минимума анализируемой функции ной функции двух перемен и невозможности отыскания экстремума набором из вычисленных функцйи при отсутствии аналитического ках значений, а также оп выражения для заданной функции, а так- ний координат точки экст же при задании функции набором иэ ря- щ функции.да вычисленных в заданных точках эна- Дель изобретения - ра чений. ь Наиболее близким к предлагаемому изобретению является устройство, которое содержит память значений функции, 35 предназначенную для хранения цифровых кодов дискретных опорных значений функции и память значений переменных соответствующих вычисленным значениям функции, входы которых соединены со 20 входом устройства адресный вычислительный блок, соединенный с памятью значе ний функции и памятью значений переменных, к выходу которого подключены интерполяционные вычислительные блоки. 25 Адресный вычислительный блок предназначен для,определения двух адресов тех значений функции, которые окружают искомое значение функции и обеспечивает считывание по данным адресам иэ памя- Е . ти значений функции кодов значений, Считанные из памяти значений функции коды значений записываются в интерполяционные вычислительные блоки, Перед интерполяционными вычислительными блоками включены регистры для запоминания искомого значения функции или ее опорных значений. Интерполяционные вычислительные блоки осуществляют линейные интерполяции между соответствующими двумя, считанными из памяти значений функции, значениями путем образования корректировочного значения. Корректировочное значение формируется в умножителе как произведение разности опорных значе-.45 ний функции .и пропорциональной составляющей. Полученное корректировочное значение суммируется в выходном сумматоре с одним из опорных значений функции Коды числовых значений функ 56 ции, вычисленные в интерполяционных блоках, поступают на выход устройства. Устройство обеспечивает числовое определение значений функции на интерва лах между известными опорными значениями и отыскание, в процессе анализа вычисленных значений, координаты точной функции одиваемого устжность отыска"ния унимодальных, заданнойв заданных точределения значеремума заданнойсширение функционал ньх возможностей за счет обеспечения нахождения экстремального значения недифференцируемой унимодальной функции двух переменных, заданной набо ром из вычисленных в заданных точках значений. Поставленная цель, достигается тем, что в устройство, содержащее блок уп. равления, блок формирования адреса, блок интерполяций, блок памяти значений функции и блок памяти значений переменных адресный вход и информационный выход которого соединены соответственно с пер вым выходом и. первым входом блока формирования адреса, второй выход которого подключен к адресному входу блока памяти значений функции, информационный вход которого й информационный вход блока памяти значений переменных соединений с информационным входом устройства, управляющий вход которого соеди-,нен с первым входом блока управления,второй вход которого соединен с третьим выходом блока формирования адреса,первый выход блока управления подключен к второму входу блока формирования адреса, четвертый выход которого является выходом устройства, введены блоксравнения, блок суммирования и вычислительный блок, информационный и управляющий входы которого соединены соответственно с вторым и третьим выходами блока управления, а выход подключенк третьему входу блока формированияадреса, четвертый и пятый входы которого соединены соответственно с выходомблока суммирования и с первым выходомблока сравнения, второй выход которогоподключен к третьему входу блока управления, четвертый выход .которого соединен с первым входом блока суммирования, второй вход которого соединен с пятым выходом блока формирования адреса,первый и второй входы блока сравненйя соединены соответственно с выходом блока памяти значений функции и с выходомблока интерполяции, вход которого под5 9667 ключен к третьему выходу блока сравнения.Кроме того, в устройстве блок формирования адреса содержит счетчики, генератор тко импульс, оегистры координат вершин, регистр адреса, регистр переменных, элементы И, группы элементов И, схемы сравнения, триггеры, группу элементов ИЛИ и коммутатор, входы которого являются соответственно третьим, четвертым и пятым входами блока, выход коммутатора подключен к входам перво го, второго и третьего регистров координат вершин, выход первого из которых подключен к первым входам элементов И 1 у первой, второй и третьей групп, выход второго регистра координат вершин подключен к первым входам элементов И четвертой, пятой и шестой групп, выход третьего регистра координат вершин под ключен к первым входам элементов И седьмой, восьмой и девятой групп, вторые входы элементов И первой, четвертой и седьмой групп соединены с выходом первого счетчика, вход которого и первый вход второго счетчика соединены с выходом генератора тактовых импульсов, выход второго счетчика является первым выходом блока, первый вход блока подключен к входам регистра адреса и регистра переменных, выход которого соединен с первыми входами впервой, второй и третьей схем сравнения, вторые входы которых подключены соответственно к выходам элементов .И первой, четвертой и седьмой групп, выходы схем сравнения соединены соответственно с первыми входами первого, второго и третьего триггеров, вторые входы которых и первый вход генератора тактовых40 импульсов подключены к второму входу блока, выходы триггеров. соединены соответственно с первыми входами перво го второго и третьего элементов И и с первым, вторым и третьим входами четвертого элемента И, выход которого под 43 ключен к вторым входам генератора тактовых импульсов, второго счетчика и к третьему выходу блока, вторые входы первого, второго и третьего элементов И подключены к выходу регистра адреса, а выходы соединены с вторым выходом блока, вторые входы элементов И второй пятой и восьмой групп соединены с пятым входом блока, а выходы подключены соответственно к входам группы элемен И тов ИЛИ, выходы которых соединены соответственно с первыми входами элементов И десятой группы и с пятым выхо 03 6дом блока, вторые входы элементов И де сятой группы подключены к второму входу блока, а выходы соединены с четвертым выходом блока. вторые входы элементов И третьей, шестой и девятой групп соединены с четвертым входом блока, а выходы подключены к пятому выходу блока.Вычислительный блок в устройстве со-ь держит группы элементов И, регистр кода ребра, регистр константы, регистры коор динаты, сдвигатель, два сумматора, два вычитателя, два умножителя и регистры, выходы которых соединены с выходом блока, входы регистра кода ребра, регистра. константы и элементов И первой группы соединены с информационным входом блока, выход регистра кода ребра подключен к первым входам элементов И второй груп пы, выход регистра константы подключен к первым входам элементов И третьей группы, вторые входы элементов И вто рой и третьей групп подключены к управляющему входу блока, выходы элементов И первой группы подключены к входам первого и второго регистров координаты, выходы элементов И второй группы соеди-. нены с входом сдвигателя и с первым входом первого умножителя, второй вход которого и первый вход второго умножителя соединены с выходами элементов И третьей группы, выход первого регистра координаты подключен к первым входам первого сумматора и первого вычитателя и к входу первого регистра, выход второго регистра координаты соединен с первыми входами второго вычитателя и второго сумматора, выход сдвигателя подключен к вторым входам первого сумматора, первого вычитателя и второго умножителя выходы первого и второго умножителей соединены соответственно с вторым входом второго сумматора и с вторым входом второго вычитателя, выход которого соединен с входами второго и третьего регистров, выходы первого и второго сумматоров и выход первого вычитателя соединены соответственно с входами четвертого,пятого и шестого регистров.Блок интерполяции в устройстве содержит сумматор, вычитатель, три группы элементов И, три регистра, входы которых и первые входы элементов И трех групп соединены с входом блока, выходы первого, второго и третьего, регистров подключены к вторым входам элементов И соответственно первой, второй и третьей групп, выходы элементов И первой9667 группы соединены с первым входом сумматора, выходы элементов И второй группы соединены с вторым входом сумматора, выход которого подключен к первому входу вычитателя, второй вход которого 5 соединен с выходами элементов И третьей группы, выход вычитателя является выходом блока.Блок управления в устройстве содержит элементы И, ИЛИ, триггеры, элемен- ф ты задержки, усилители, вычитаюший счетчик, схему сравнения, наборный коммутатор, группу элементов И, регистр координат исходной точки, вход которого соединен с выходом наборного коммута- И тора, а выход подключен к первым входам группы элементов И, вторые входы которых и первые входы первых элементов И, ИЛИ, и первого триггера соединены с первым входом блока, второй 20 вход которого. соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу вычнтаюшего счетчика, выход которого соединен с входом схемы сравнения, выход которой соеди нен с вторым входом первого триггера, первый выход которого соединен с вторым входом первого элемента И и спервым выходом блока, выходы наборного коммутатора и группы элементов И соединены с вторым выходом блока, второй вход первого триггера. подключен к первым входам второго, третьего, четвертого н пятого элементов И, вторые входы которых соединены соответственно с выходами второго и третьего триггеров и с первыми выходами четвертого и пятого триггеров, выход первого элементаИ подключен к первому входу второготриггера и через последовательно соединенные .первый элемент задержки и первый усилитель - к второму входу первого триггера, к первому входу третьеготриггера и к входу второго элемента задержки, выход которого через второй усилитель соединен с вторым входом. третьеф ЗОего триггера и с первым входом второго элемента ИЛИ, второй вход которогосоединен с вторым выходом пятого триггера, выход второго элемента ИЛИ.подключен к первому входу четвертого триггера и через последовательно соединен- . ные третий элемент задержки и третий усилитель -к второму входу четвертого триггера, второй выход которого соедиВнен с первым входом шестого элемента И, второй вход которого соединен с выходом третьего элемента ИЛИ, входы которого соединены с третьим входом бло 03 8ка, выход шестого элемента И соединен с первым входом пятого триггера и через последовательно соединенные четвертый элемент задержки и четвертый усилитель- с вторым входом пятого триггера; выходы второго и третьего элементов И соединены с третьим выходом блока, первый и четвертый выходы которого подключены соответственно к выходам четвер того и пятого элементов И.На фиг. 1 представлена блок-схема устройства; на фиг, 2 - схема блока формирования адреса; на фиг. 3 - схема вы числительного блока; на фиг. 4 - схема блока. интерполяции; на фиг 5 - схема блока управления; на фиг. 6схема блока сравнения; на фиг, 7 - схема блока суммирования; на фиг, 8 - схема узла управления.На схемах показаны блок 1 памяти значений функции, блок 2 памяти значений переменных, блок 3 формирования адреса, вычислительный блок 4, блок 5 интерполяции, блок 6 управления, блок 7 сравнения, блок 8 суммирования, счетчик 9, счетчик 10, коммутатор 11, генератор 12 тактовых импульсов, регистры 13 14 и 15 координат вершин, регистр 16 адреса, регистр 17 переменных, группы элементов И 18, 19 и 20, схемы 21, 22 и 23 сравнения, элемент И 24, тригге ры 25, 26 и 27, элементы И 28, 29 и 30, группы элементов И 31, 32 и 33, группа элементов ИЛИ 34, группа элементов.И 35-38, группа элементов И 39, регистр 40 кода ребра, регистр 41 конденсаты, группы элементов И 42 и 43; регистр 44 координаты, сдвигатель 45, регистр 46 координаты, сумматор 47, вычитатель 48, умнсокители 49 и 50, вычитатель 51, сумматор 52, регистр 53-58, регистры 59, 60 и 61, группы элементов И 62, 63 и 64, сумматор 65, вычитатель 66, элемент ИЛИ 67. элемент И 68, вычцтаюший счетчик 69, наборныйкоммутатор 70, схема 71 сравнения, регистр 72 координат исходной точки, элемент ИЛИ 73, триггер 74, группа элементов И 75, элемент задержки 76, усилитель 77, триггер 78, элемент задеркки 79, усилитель 80, триггер 81, элемент ИЛИ 82, элемент задержки 83, усилитель 84, триггер 85, элемент И 86,элемент. задержки 87, усилитель 88, триггер 89, элементы И 90-93, схема 94сравнения, элемент НЕ 95, группы элементов И 96 и 97, коммутатор 98, ре-.гистры 99, 100 и 101 значений функ,ции, схема 102 сравнения, узел 103 упями 11 9667 передачи кодов координат вершин симплекса на соответствующие входы блоков устройства в соответствии с управляющими сигналами.Вычислительный блок 4 предназначен для формирования кодов координат вершин исходного симплексаХ ,для первого шага поиска и выдачи их в блок 3. Вычисление значений координат осуществляется в соответствии с выражениХ = - Ь"о - размер ребра симплекса,Регистры 44 и 46 координат исходной точки обеспечивают прием из блока 6 управления хранение и выдачу на узлы вычислительного блока координат исходной точки поиска. Регистры 40 и 41 предназначень:, соответственно, для приема из блока б,управления хранения и выда- чи на узлы вычислительного блока кода размера ребра симплекса и кода константы 0,57735 для случая равенстваЬо==МЗ. Регистры 53-58 предназначены для приема, формирования и выдачи в блок 3 кодов координат вершин исходного симплекса для первого шага .поиска.Группы элементов И 39, 42 и 43 обес печивают прием кодов в соответствующие регистры и элементы вычислительного блока 4 в соответствии с управляющими сигналами, поступающими из блока 6 управления и представляют собой наборы49 двухвходовых элементов И.Сдвигатель 45 предназначен для формирования кода значения половины длины ребра симплекса посредством сдвига вправо на один разряд кода, поступающего на его вход, и представляет собой триггер 43 ный регистр с входными цепями сдвига.Сумматоры 47 и 52 и. вычитатели.48 и 51 служат для поразрядного суммирования и вычитания кодов и представляют собой комбинационные узлы параллельного ф действия с одновременным переносом, выполненные на элементах И, ИЛИ, НЕ.Умножители 49 и 50 обеспечивают формирование кодов произведения константы на значение длины и половины длины Б ребра симплекса соответственно, и представляет собой умножители с одновременным умножением на два разряда множи 03 12теля и сдвигом множимого на два разря-да влево.Блок 5 интерполяции осуществляетлинейную интерполяцию между соответ -ствуюшими тремя значениями функциипутем образования корректировочногозначения и последующего вычитания экстремального из данных трех значений функций. Линейная интерполяция осуществляется в случае отсутствия в новой вершине симплекса значения функции в соответствии с выражениемк. Г "+"-Гф и ОЕЮЫ; .где Г,- экстремальное значениефункции;к-+ к 44Г, Г - значения функции для других вершин симплекса.Регистры 59, 60 и 61 служат дляприема, хранения и выдачи в сумматор65 и вычитатель 66 кодов эначенийфункции, определенных и упорядоченных напредыдущем шаге оптимизации и являюц,ихся исходными для определения иско-,мого значения функции путем линейнойинтерполяции известных значений функциидля предыдущего шага поиска..Группы элементов И 62, 63 и 64обеспечивают передачу кодов значенийфункции на входы сумматора 65 и вычитателя 66 в соответствии с управляюцим сигналом, поступающим из блока 7сравнения.Сумматор 65 предназначен для формирования кода суммы слагаемых и обеспечивает поразрядное суммирование кодов, значений функцйи.Вычитатель 66 слугит для формирования разности кодов, поступающих наего вход,Блок 6 управления предназначен дляформирования и подачи на логические,элементы блоков устройства тактовых синхронизируюших импульсов (СИ); обеспечивающих точное временное согласованиефункциочирования всех блоков и узлов устройства в автоматическом режиме. Онпредставляет собой блок управления сжесткой логикой.Вход блока управления 6, на которыйподается сигнал "Пуск", соединен с входом элемента ИЛИ 67.Элемент ИЛИ 67 служит для передачи сигнала "Пуск" или импульса "+1" из,блока 3 на. вход вычитаюшего счетчи -ка 69.Элемент И 68 обеспечивает передачу:игнала Пуск" на вход триггерной схе03 14Регистр, содеркаший экстремальноезначение функции, обнуляется.Группы элементов И 96 и 97 обеспечивают передачу кодов значений функциина вход коммутатора 98 в соответствиис управляющими сигналами, поступающими с выхода схемы 94 сравнения.Схема 94 сравнения предназначенадля фиксации нулевого состояния хода значения функции, поступаюшего на вход блока 7 сравнения, и формирования управляюших сигналов, поступающих на входы блока5 интерполяции и элементов И 96 и 97.Коммутатор 98 обеспечивает последовательный прием и запись в регистры99, 100 и 101 кодов значений функции,поступающих или из блока 1 памяти значений функции или из блока 5 интерполяции,Регистры 99, 100 и 101 обеспечивают прием, хранение и выдачу в схему 102сравнения кодов значений функции с последующей переписью из регистра в регистр по управляющим сигналам, поступающим из узла 103 управления с последующим обнулением регистра 101,Схема 102 сравнения обеспечиваетпопарное сравнение кодов значений функции вычитанием их кодов с последуюшейвыдачей в узел управления кода разности для формирования сигналов управления работой узлов блока сравнения и представляет собой комбинационный вычитатель сосхемой формирования знака.Узел управления 103 обеспечиваетанализ результата вычитания сравниваемых кодов значений функции и формирования соответствующих сигналов управления,Коммутатор 104 обеспечивает последовательный прием и запись в регистрыблока 5 интерполяции кодов значенийфункции, упорядоченных в блоке 7 сравнения.Дешифратор 105 обеспечивает преобразование двоичного позиционного кода номера регистра,храняшего кодэкстремального значения функции, в выходное напряжение возбуждения, обеспечиваюшего выдачу кодов координат экстремального значения функции из блока 3 в блок 8 и запуска блока 6 управления,Узел 103 предназначен для приемаиз схемы 102 сравненияи анализа результатов сравнения кодов значений функции, а также формирования, сигналов, обеспечивающих управление работой коммутатора 104, выдающего упорядоченные коды значений функции в блок 5 интерполя 13 9667мы формирования синхронизируюших импульсов при наличии разрешаюшего сигнала с выхода триггера 74.Вычитающий счетчик 69 предназначендля приема импульсов и формирования3текущего кода числа шагов поиска и представляет собой двоичный реверсивныйсчетчик с цепями управления, выполненный на триггерах.Наборный коммутатор 70 обеспечивают 10ручное формирование кодов координатисходной точки поиска, кода ребра симплекса и кода константы и выполнен натумблерах, на которые подается напряжение питания, 1Тумблеры, .формирующие коды координат исходной точки поиска, подают напряжение на триггеры регистра 72, Кодыребра симплекса и константы подаютсяна входы триггеров регистра 40 и регист-.26ра 41 вычислительного блока 4. Числотумблеров равно сумме числа разрядовформируемых кодов.Схема 71 сравнения предназначенадля фиксации нулевого состояния вычита- уюшего счетчика 69 и формирования управляющего сигнала, переводящего триггер74 в нулевое состояние.Группа элементов И 75 обеспечиваетпередачу кода координат исходной точки поиска с выхода регистра 72 на вход.вычислительного блока 4,Элементы задержки 76, 79, 83 и 87обеспечивают формирование синхронизируюших импульсов необходимой длительности.Усилители 77, 80, 84 и 88 служатдля формирования импульсов необходимой амплитуды после элементов задержки.40Триггеры 78, 81, 85 и 89 служатдля формирования синхронизируюших импульсов необходимой длительности.Элементы И 90-93 служат для передачи синхронизируюших импульсов в узлыи блоки устройства,Блок 7 сравнения предназначен дляпоследовательного приема из блока 1 памяти значений функции или блока 5 интерполяции кодов значений функции, запиЫси кодов во входные регистры, их попарного сравнения с целью отысканиямаксимального (в случае отыскания координат, соответствующих минимуму заданной функции) или минимального (вслучае отыскания координат, соответст- ффвуюших максимуму) значения функции иРегистры 108-113 предназначены дляприема из блока 3, хранения и выдачи,в соответствии с управляющими сигналами, поступающими из блока 6 управления,.в сумматоры 122-125 кодов координатвершин симплекса,Сумматоры 122 123, 124 и 125предназначены, соответственно, для формирования кодов сумм и выдачи кодовсумм в вычитатели 126 и 127 и пред- фставляют собой поразрядные комбинационные сумматоры.Вычитатели 126 и 127 обеспечимют формирование кодов .координат вершины симплекса посредством вычитания 1%из кодов сумм кодов удвоенных значенийкоординат, доставляющих экстремум функции.Устройство реализует симплексныйметод поиска экстремума унимодальной 20функции переменных, заданной наборомизмеренных в опорных точках значений,основанный на последовательном отражении вершин симплекса в пространстве независимых переменных, не требующей 25сложных вычислений при полной формализации операций поиска,В исходном состоянии на блоки устройства подано питание, регистры блока3, блока 5 интерполяции, блока 7 срав- ЗОнения, блока 8 суммирования обнулены,в соответствующих ячейках блока 1 памяти значений функции записаны коды зна- .чений оптимизируемой функции; в ячейкахблока 2 памяти значений переменных за- Зписаны коды адресов соответствующихзначений функции и коды координат точек,в которых произведено вычисление значений оптимизируемой функции; с помощьютумблеров блока 6 управления сформированы коды координат исходной, точкипоиска, ребра симплекса и константы С(С = 0,57735).Работа устройства для поиска: координат точки экстремума функции двухпеременных может осуществляться вдвух режимах: автоматическом режиме ирежиме диалога. В автоматическом режиме осуществляется поиск координат точки экстремума .унимодальной функции, обеспечивающей принятие предпочтительного решения,по результатам анализа функции. .Размер симплекса в автоматическом режиме уста 5 навливается равным минимальному. расстоянию между точками, в которых вычислены значения функции, и в процессе работы не изменяется. Работа устройстм в автоматическом режиме начинается посигналу "Пуск",поступающему на вход блока 6 управления. По этому сигналу, при условиинахождения в нулевом состоянии триггера 74, через элемент И 68 переводятсяв единичное состояние триггер 78, формирующий сигнал СИ 1 и триггер 74,разрешающий выдачу синхронизируюшихимпульсов через элемент ИЛИ 67;устанавлимется в исходное состояниевычитающий счетчик 69 и выдаются ввычислительный блок коды координат исходной точки поиска, Длительность сигнала СИ 1 определяется временем распространения сигнала в элементе задержки 76 и должна обеспечивать устойчивое срабатывание триггеров 40, 41, 44и 46 и вычислительного блока 4,Одновременно с обнулением триггера78 в единичное состояние переводитсятриггер 81, формирующий сигнал СИ 2,поступающий в вычислительный блок 4 иобеспечивающий формирование кодов координат вершин исходного симплекса. Сформированные коды координат вершин симплекса записымются через коммутатор 11блока 3 в регистры 13, 14 и 15. Черезвремя, определяемое элементом задеркки 79, триггер 81 обнуляется и в единичное состояние переводится триггер 85,формирующий сигнал СИЗ и выдаваемыйв блок 3, запускающий генератор 12 тактовых имйульсов с одновременным обнулением триггеров 25, 26 и 27 Одновременно по СИЗ в блок 8 выдаются сформированные коды координат симплекса, Генератор 12 тактовых импульсов формируетпоследовательность импульсов, . обеспечивающих работу. блока 3. Счетчик 9 пос-.ледовательным суммированием импульсовформирует коды адресов ячеек блока 2 памяти значений переменных, по которымосуществляется их считывание и запись врегистры 16 и 17, В регистр 16 записывается код адреса ячейки блока 1 памяти значения функции, а в регистр 17записываются считанные коды координатзначений. Счетчик 10 формирует последовательность из трех импульсов, обеспечивающих последовательную выдачу из регистров 13, 14 и 15 кодов координатсимплекса на входы схем сравнения 21,22 и 23, обеспечивающих сравнение кодов координат вершин исходного симплекса и кодов координат, хранящихся в регистре 17, В случае совпадения сравниваемых кодов на выходе соответствующей схемы формируется сигнал совпаде