Суммирующее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик н 1807276 К АВТОРСКОМУ СВИ ИТВЛЬСТВУ(51)м, К,з 6 06 Г /50 с присоединением заявки Йо -Государственный комитет СССРо делам изобретений и открытийДата опубликования описания 250281 е(54) СУММИРУЮЩЕЕ УСТРОЙСТВО Изобретение относится к цифровой вычислительной технике и может быть использовано в составе арифметических устройств ЦВИ. Известно суммирующее устройство со сдвигом, содержащее суммирующий регистр, сумматор-вычислитель и промежуточный регистр. В суммирующем регистре применен триггер типа НБТ, у которого счетный вход используется только при сдвиге информации, а установочные входы с помощью логической схемы типа 2 ИИЛИ служат для записи информации с промежуточного регистра 15 при организации кольца, с кодовых шин при приеме внешней информации, со смежных разрядов суммирующего регистра при выполнении сдвигов влево или вправо. Таким образом, сам ре гистр служит для приема, хранения, накопления информации и сдвига накопленной суммы. Суммирование (вычитание) производится сумматором-вычитателем. Накопленная сумма со сдвигом 2 влево или вправо получена путем соединения суммирующего регистра с сумматором-вычитателем, включенным в цепь, идущую с выхода регистра наего вход И . 30 Однако такая схема замкнутой петли предполагает наличие. в ней дополнительного регистра, служащего для сохранения сигналов на входах суммирующего регистра на время перезаписи суммы, что уменьшает скорость вычислений.Наиболее близким по технической сущности к предлагаемому является суммирующее устройство, содержащее в каждом разряде одноразрядный сумматор и счетный триггер. Кроме того устройство содержит установочные вентили, элементы И, ИЛИ, НЕ )2.Однакоизвестное устройство отличается низким быстродействием.Цель изобретения в .повышение быстродействия устройства.Поставленная цель достигается тем, что в суммирующее устройство, содержащее в каждом разряде одноразрядный сумматор и счетный триггер введены элемент неравноэначности и элемент 2 И-ЗИЛИ, причем первый вход элемента неравнозначности соединен с прямым ,выходом счетного триггера, а второй вход - с выходом (и + 1) разряда суммирующего устройства (где и - число разрядов суммирующего устройства), выход элемента неравнозначности соеди+ ВПРВП + суммато элемент не равнознач- О ности+ А-Аерандов А и В,вует логичесисики схемой слов В;и П,""1", котоИ при налиТ поступает А, изменяя этом схема ырабатывает едующий раз операнда А"О" выи элементом лов А и Аного "1", ко- -ЗИЛИ при налила Е поступает го триггера А а аво операнда Асдвигу влево, ентом неравнооступающего на. нт 2 И-ЗИЛИ при устройстваомбинациях внлена в таблиц Е О А+1-1 В П1 1 1 1 О 1 1 О 1 О ожени О О О 1 О О 1 1 1 О О 1 О 1 1 влево Сдвиг влево 1 1 1 1 О 1 нен со входом (и + 1) разряда суммирующего устройства и с первым инфо - мационным входом элемента 2 И-ЗИЛИ, второй и третий информационные входы которого подключены соответственно к выходу (и) разряда суммирующего устройства и к выходу одноразрядного сумматора, выход переноса которого соединен с одноименным входом (п + 1) разряда суммирующего устройства, а вход подключен ко входу 1-го разряда первого операнда суммирующего устройства, управляющие входы элемента 2 ИЗИЛИ подключены соответственно ко входам управления сложением, сдвигом вправо, сдвигом влево суммирующего устройства, а выход соединен со счетным входом счетного триггера, установочные. входы. которого подключены ко входу 1-го разряда второго операнда суммирующего устройства.На чертеже представлена схема 1-го разряда суммирующего устройства.устройство содержит счетный триггер 1, элемент 2 И-ЗИЛИ 2, одноразрядный сумматор 3, элемент 4 неравнозначности.В счетном триггере применен триггер типа В 5 Т, у которого установочные входы используются для парафазного приема исходной цифры операнда А (А ), а счетный вход используется дважды при сложении с цифрой операнда В и при сдвиге результата суммировайия 5. Элемент 2 И-ЗИЛИ в цепи счетного входа счетного триггера вырабатывает раздельно сигнал дополнения до полной суммы в регистре д 5, йли сигналы неравнозначности к предыдущему д С, или к последующему ,Ьс. разрядам в зависимости от сигнала разрешения в одной из шин управления сложением Т, сдвигом влево Е и сдвигом вправо О. Работа логических сывается следующими в 2 И-ЗИЛИ а Т = 6 5+ дс Е Ь 5= ф;П;П, = А:В дС = ААОперация сложения о для случая Я. соответс кой "1", В 1 - "1" и П .полняются йутем вырабо 5 жения по модулю 2 сигнало результата д 5;, равного рый через элеМент 2 ИЛ чии разрешающего сигна а на счетный вход тригге а О его состояние на "О". .ри логического порога на в сигнал переноса П в посл ряд А+ равный 1 дОперация сдвига влево для случая А - "1" И Аполняется путем выработк неравнозначности сигирезультата Дс , раторый через элемент 2чии разрешающего сигина счетный вход счетнизменяя его состояниеОперация сдвига впвыполняется аналогичнпутем выработки, элемзначности результататриггер А; через элемналичий сигнала О.Работа суммирующегпри других возможных40 шних сигналов предста807276 Формула изобретения Составитель Е, ФедосеевРЕДактоР Н. ЛазаренкО Ърхред С. Мигунова Корректор М. лароши 56 ственного к обретений иЖ, Раушс Заказ 292/7 Подписноемитета СССРткрытийя наб., д. 4/. ир ВНИИПИ ГосУДа по делам и 113035, Яосква,"Патент", г, Ужгород ул. Проектн илиал Иэ таблицы видно, что сигнал ЬТ, вызывающий изменение состояния счетного триггера А; (5) на обратное, вырабатывается только в случаях несоответствия внешних пар сигналов;при ое - В".и П,; , при сдвиг ,влево в . Аи А , прй сдвиге вправо- Аи А+ 1.Введение в полный разряд элемента 2 И-ЗИЛИ и элемента неравнозначности отличает предлагаемое устройство от известного быстродействием вычислений, так как появляется возможность выполнения операции сдвига числовой информации одновременно в накапливающем регистре множителя, что особенно эффективно при выполнении операций с 15 многоразрядными числами. Суммирующее устройство, содержащее Щ в каждом разряде одноразрядный сумматор и счетный триггер, о т л и - ч а ю щ е е а я тем, что, с целью повышения быстродействия, в каждый разряд устройства введен элемент неравнозначности и элемент 2 И ЗИЛИ, причем первый вход элемента неравнозначности.соединен с прямым выходом счетного триггера, а второй входс выходом (и + 1) разряда суммирующего устройства (где и - число разрядов суммирующего устройства), выход элемента неравноэначности соединен со входом (и + 1) разряда суммирукщего устройства и с первым информационным входом элемента 2 И-ЗИЛИ,второй и третий информационные входыкоторого подключены соответственнок выходу (и) разряда суммирующегоустройства и к выходу одноразрядногосумматора, вход переноса которого соединен с одноименным входом (и + 1)разряда суммирующего устройства, авход подклвчен ко входу 1-го разрядапервого операнда суммирующего устройства, управляющие входы элемента 2 ИЗИЛИ подключены соответственно ковходам управления сложением, сдвигомвправо, сдвигом влево суммирующего.устройства, а выход соединен со счетным входом счетного триггера, установочные входы которого подключены ковходу -го разряда второго операндасуммирующего устройства.Источники информации,принятые во внимание при экспертизе1. Суббе Ками А. Двоичная техникаи обработка инФормации. "Иир", 1964,с. 173-175;2, Авторское свидетельство СССРР 318941, кл. 6 06 Г 7/50, 1968