Комбинационный сумматор

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл,С 06 Г 7/50 Государственный комнтет СССР по делам нэобретеннй н открытийДата опубликования описания 31,01,81(72) Авторы изобретения Л.В.Дербуновпч и В.В.Шатилло Харьковский ордена Ленина и им. В.И.Ленина(54) КОМБИНАЦИОННЫЙ СУММАТОР умматора являри использоваежиме, так как" одного процесьше сигнала к цифровой может быть вычислитель- информацион 5 етсяниисигнса м цели в жащем соеи инО 30 Изобретение относитсявычислительной технике ииспользовано в цифровыхных устройствах высокойной производительности,Известны различные сумматоры, у. которых увеличиние быстродействия достигается за счет обеспечения работы по реальным задержкам и индикации моментов окончания переходных процессов. Например, асинхронный сумматор, выполненный на триггерах 11.Существенным недостатком данного сумматора является то, что один разряд сумматора эквивалентен по быстро действию 7-8-уровневой комбинационной схеме, так как задержка триггера в 2-3 раза больше задержки логических элементов.Наиболее близким по технической сущности к предлагаемому является комбинационный сумматор,содержащи в каждом разряде элементы И и ИЛИ реализующий с помощью четырех эле тов И и одного элемента ИЛИ логич кую функцию суммы данного разряда сумматора и с помощью других четырех элементов И и одного элемента ИЛИ логическую функцию переноса в последующий разряд сумматора 21. Недостатком такого смалая надежность иего в асинхронном рал завершения перехожет появляться ранна выходе суммы,Цель изобретения - устранение этого недостатка, т.е, повышение его надежности.Для достижения поставленной комбинационном сумматоре, содер в каждом разряде элементы И и И причем входы первого элемента И динены соответственно со входам версного значения первого, прямого значения второго операндов и входом инверсного значения переноса из предыдущего разряда сумматора, входы второго элемента И соединены соответственно со входами прямого значения первого, инверсного значения второго операндов и входом инверсного значения переноса из предыдущего разряда сумматора, входы третьего элемента И соединены соответственно со входами инверсных значений первого и второго операндов и входом прямого значения переноса из предыдущего разряда сумматора, входы четверто го элемента И соединены соответствен800992 Это повысит быстродействие параллельного сумматора, так .как разрешение на суммирование одновременно распространяется и от младшего разряда и от разрядов, у которых входы а 3 равны 00 и 11.5 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 Таблица 2 1 0 0 -- 0 0 0 1 1 0 0 0 0 1 0 1 1 0 0 1 1 1 0 1 1 О 1 0 1 1 0 1 1 0 1 1 0 О 1 1 0 1 0 0 1 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 О, 1 1 1 1 0 1 0 0 0 0 50 со входами инверсных значении пер .го и второго операндов и входом прмого значения переноса из предыдущего разряда сумматора, входы четвертого элемента И соединены соответственно со входами прямых значений первого и второго операндов и входоминверсного значения переноса из предыдущего разряда сумматора, входы пятого элемента И соединены соответственно со входами инверсного значения 60 первого, прямого значения второгооперандов и входом прямого значенияпереноса из предыдущего разрядасумматора, входы шестого элемента Исоединены соответственно со входамипрямого значения первого инверсного Формула изобретения Комбинационный сумматор, содержащий в каждом разряде элементы И и ИЛИ, причем входы первого элемента И соединены соответственно со входами инверсного значения первого, прямого значения второго операндов и входом инверсного значения переноса из предыдущего разряда сумматора, входы второго элемента И соединены соответственно со входами прямого значения первого, инверсного значения второго операндов и входом инверсного значения переноса из предыдущего разряда сумматора, входы третьего элемента И соединены соответственно Таким обоазом. предложенная ооганизация комбинированного сумматора выгодно отличает его от известных сумматоров, так как позволяет производить индикацию момента окончания переходного процесса с повышенной надежностью.Т а б л и ц а 1 0 0 1 0 0 1 1 1 0 0800992 аказ 10430/65 НИИ ираж 75 одписное лиал ППП "Патент", г. Ужгород, ул. Проектна значения второго операндов и входом прямого значения переноса из предыдущего разряда сумматора, входы седьмого элемента И соединены соответственно со входами прямых значений первого и второго операндов и входом прямого значения переноса из предыдущего разряда сум матора, выходы первого, второго и третьего элементов И соединены соответственно со входами первого элемента ИЛИ, выходы четвертого, пятого и шестого элементов И соединены соответственно со входами второго элемента ИЛИ, о т л ич а ю щ и й с я тем, что, с целью повышения надежности сумматора при использовании его в асинхронном режиме, входы восьмого элемента И сое- динены со входами инверсных значений первого и второго операндов и входом инверсного значения переноса из предыдущего разряда .сумматора, выходы первого элемента .ЛИ и седьмого элемейта И соединены соответственно со входйи третьего элементаа" ИЛИ и с первыми входами девятого идесятого элементов И, вторые входыкоторых соединены соответственно свыходом третьего элемента ИЛИ ивыходом суммы данного разряда сумматора, входы четвертого элемента ИЛИподключены соответственно к выходамвосьмого и девятого элементов И, авыход - к выходу инверсного начения переноса в последующий разряд сумматора, входы пятогоэлемента ИЛИ подключены соответственно к выходам второго элемента ИЛИ и десятого элемента И,а выход - к выходу прямого значенияпереноса в последующий разряд сумматора. Источники информации,принятые во внимание при экспертизе 1,Авторское свидетельство СССР 9 491949, кл, 6 06 Г 7/50, 1973.