Устройство для вычисления диаграмм разрежения индикаторов

О П И С А Н И Е (п)792264ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(088.8) ао делан изобретений к открытийДата опубликования описания 30.12.80(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ДИАГРАММРАЗРЕЗ(ЕНИЯ ИНДИКАТОРОВс Изобретение относится к вычислительной технике и может быть использовано для вычисления площади диаграмм разрежения как радиоактивных, так и красочных индикаторов, например, при определении производительности сердца. Известна целевая вычислительная машина для вычисления диаграмм разрежения, обладающих рециркуляционным участком, содержащая19 функциональный преобразователь, усилитель, интегратор, датчик напряжения (вольтметр), логарифмирующий блок, блок дифференцирова ния, устройство для определения максимального напряжения, блок управления и три группы выходов. Однако укаэанная целевая вычисли.тельная машина не позволяет вычислить диаграмм разрежения радиоактивных индикаторов 1.Наиболее близким по сущности техническим решением является устройство для вычисления диаграмм разрежения радиоактивных индикаторов, содержащее функциональный преобразователь, интегратор, два счетчика, триггер, два элемента ИЛИ, элемент И, регистр, распредели тель, дешифратор 21,В известном устройстве интегратор суммирует число импульсов, которые поступают на его счетный вход от момента пуска устройства (т = О) до момента завершения (т = гз) по. иска экспоненциального участка на нисходящей ветви диаграммы разрежения, когда ее ампли. туда уменьшается ло экспоненциальной зависимости: М=й(о)Е (-о) для т с 1 с 1 з (1)где п( ) - значение средней частоты нмпуль.сов вначале (т = 1) экслоненци.ального участка;К - логарифмический декремент эатухания,Поиск экспоненциального участка осуществляется путем проверки в реверсивном счетчике равенства:п(то) - п(т) - п(12) +п(т ) - О, (2) где п(то) п(т), п(т) и п(3) - значения средней частоты импульсов в ломеиты времени Фо, т 1, т 2 и тэ, соответствующие лояв792264 4,лению первого, второго, третьего и четвертого импульсов на импульсном выходе интегратора, который в промежутках между этими импульсами накапливает одинаковое количество им.пульсов: 5 10 20 пКь)1 ИМЙь+ - = мо К ОБЩ Чтобы осуществить указанные операции, требуется специальное устройство для решения ЗОконечного уравнения (4),Целью изобретения является повышениебыстродействия и точности.Указанная цель достигается тем, что в устройство для вычисления диаграмм разрежения35индикаторов, содержащее функциональныйпреобразователь, выход которого соединенс первым входом первого счетчика, информационный выход которого соединен с первымивходами регистра и дешифратора, первыйтриггер, первый вход которого соединен свходом устройства, первый выход первого триггвра соединен с первым входом интегратора,первый выход которого соединен с первымвходом распределителя, первый выход которого45соединен с первым входом первого элементаИЛИ и вторым входом первого счетчика, вто.рой выход распределителя соединен с первы., ми входами элемента И и второго элементаИЛИ, выход которого соединен с третьимвходом первого счетчика, выход которого черезэлемент И. соединен с вторым входом распределителя, третий выход которого соединен совторыми входами второго элемента ИЛИ ирегистра, четвертый выход распределителясоединен с первым и вторым входами второго ффсчетчика, вторыми входами дешифратора ипервого элемента ИЛИ, выход которого соеди.нен с четвертым входоМ первого счетчика,Недостатком известного устройства является то, что в результате оценки диаграммы разрежения вычисляется не общая площадь под диаграммой разрежения, а только первая частьз этой площади, равная значению п(т)дт, которое фиксируется в интеграторе к моменту остановки устройства, Для вычисления второй площади под экстраполируемой частью диа. граммы разрежения индикатора, равнойК необходимо вначале вычислить логарифмичес) кий декремент затухания К из величины Кьй, которая фиксируется. в регистре, а затем разделить величину п(тэ), эарегистриро. ванную счетчиком, на К, В заключение необходимо выполнить операцию суммирования двух величин: введены преобразователь код частота, второйтриггер, генератор, два элемента 2 И ИЛИ,причем выход дешифратора соединен с первымвходом второго триггера, второй вход которогосоединен с входом устройства, выход функционального преобразователя соединен с пер.выми входами элементов 2 И-ИЛИ, вторыевходы которых соединены с первым выходомвторого триггера и третьим входом второгосчетчика, выход которого соединен с вторымвходом первого триггера, второй выход которого и второй выход интегратора соединеныс выходами устройства, второй выход второготриггера соединен с третьими входами элементов 2 И-ИЛИ и распределителя, выход регистрасоединен с входом преобразователя кодчастота, выходы которого и генератора соединены с четвертыми входами соответственнопервого и второго элементов 2 И-ИЛИ, выходыкоторых соединены соответственно с четвертымвходом второго счетчика и вторым входоминтегратора.Блок-схема устройства приведена на чертеже,Устройство содержит функциональный пре.образователь 1, интегратор 2, распределитель 3,счетчики 4, 5, элемент И 6, элементы ИЛИ7, 8, триггеры 9, 10, регистр 11, дешифратор12, генератор 13, элементы 2 И-ИЛИ 14, 15,преобразователь 16 код - частота, индикатор 17.Устройство работает следующим образом.В исходном состоянии интегратор 2, счетчики 4 и 5, триггеры 9 и 1 О, регистр 11 и распределитель 3 установлены в нулевое состояние.Пуск устройства осуществляется подачей им.пульса на соответствующие входы триггеров 9и 10, которые при этом устанавливаютсяв единичное состояние и открывают элементы2 И-ИЛИ 14 и 15, распределитель 3 и интегра.тор 2, Последний начинает интегрировать входной сигнал путем счета числа импульсов, поступающих на его вход с выхода элемента2 И -ИЛИ 15,Первый цикл работы устройства начинаетсяпри поступлении иа вход интегратора 2 числаимпульсов, равного А Й, когда на его выходевозникает первый импульс, запускающий распределитель 3. Далее с выхода раслределителявременно появляется разрешающий потенциал,поступающий через элемент ИЛИ 7 на соответ.ствующий вход счетчика 4, который за этовремя зарегистрирует среднюю частоту импуль.сов, поступающих на его вход с выхода функционального преобразователя 1. При поступлении очередных й М импульсов на вход интегратора 2 сигнал с выхода последнего запускает распределитель 3, на соответствующемвыходе которого появляется временно разрешающий потенциал, поступающий через элементп(ЬМ. Ь 11(Ю Ийь) . ОЬК К ИЛИ 8 на соответствующий вход счетчика 5.При этом иэ первого значения средней частотыимпульсов вычитается второе значение среднейчастоты импульсов. Поскольку на участкеподъема амплитуды диаграммы разрежения 5последующее значение средней частоты им.пульсов всегда больше предыдущего, то возникающий на выходе счетчика 4 импульс по,ступает через открытый во втором такте элемент И 6 на вход распределителя З,устанав пливая его в исходное состояние.Аналогичным образом это происходит и вовсех последующих циклах на подъеме диаграммы разрежения, когда каждый цикл срав.пения содержит два такта измерения.5После достижения максимального значениясредняя частота импульсов, т,е. усредненноезначение амплитуды диаграммы разрежения,начинает уменьшаться, распределитель 3 начинает работать циклически по четыре такта в 26каждом цикле, При этом в первом тактесчетчик 4 работает на сложение, во второми третьем - на вычитание и в четвертом -снова на сложение.В конце четвертого такта каждого цикла 25проверяется справедливость равенства (2) пу.тем подключения дешифратора 12 к счетчику 4.Так как в первый период после достижениямаксимума амплитуда диаграммы разреженияуменьшается не по экспоненциальной зависи- Здмости, то равенство (2) не соблюдается, сигнална выходе дешифратора 12 отсутствует и интегратор 2 по-прежнему продолжает считатьсумму всех импульсов, которые поступают сфункционального преобразователя 1 через эле.мент 2 И-ИЛИ 15;На участке экспоненциальной зависимостисредней частоты импульсов от времени равен.ство (2) соблюдается, поэтому дешифратор 12в очередном цикле, а именно в конце четвертого такта, выдает сигнал, который поступаетна соответствующий вход триггера 10, в резуль.тате чего элементы 2 И-ИЛИ 14 и 15 меняютсвое состояние. К этому моменту времени интегратор 2 зарегистрирует суммарное числоимпульсов, равное 3 п(т) дт, поступающих наего вход за время от начала интегрированиядо момента достижения равенства (2), а ре.гистр 11 - разность средних частот п(т)п(1) .- К й М, которая переэаписываетсяиэ счетчика 4 в регистр 11 в начале третьеготакта, когда передний фронт разрешающегопотенциала с выхода распределителя 3 поступает на вход регистра 11, В счетчике 5 регистрируется число п(т 3), равное средней час 55тоте импульсов в четвертом такте, когдаразрешающий потенциал с выхода распредели.теля поступает иа соответствующий входсчетчика 5, На выходе преобразователя 16,коэффициент преобразования которого уста навливают равным - , появляется часто10 сйМ1 пЬта=Кдй - :1 ОЬк которая через открытый по второму управляющему входу элемент 2 И-ИЛИ 14 начинает поступать на вход счетчика 5. С этого момента счетчик 5 работает на вычитание. Одновременно частота= 10 с выхода генератора 13 через открытый по второму управляющему входу элемент 2 И -ИЛИ 15 начинает поступать на вход интегратора 2, появляющиеся импульсы на выходе которого уже не запускают распре. делитель 3, поскольку последний закрыт.Интегратор 2 считает импульсы частотойв течение времени, пока на выходе счетчика 5 появляется сигнал. Данный сигнал устанавлива. ет триггер 9 в нулевое состояние, Это время определяется числом п(т), которое было зарегистрировано счетчиком 5, и частотой , поступающей на вход счетчика 5, и равно н Иъ)1 . За это время интегратор 2 к числу импульсов Г п(т) дт достигаеточисло, равное т,е. содержимое интегратора 2 увеличиваетсяна величину площади под экстраполируемойчастью диаграммы разрежения. При этомцифровой индикатор 17, управляющий сигнална который поступает с выхода триггера 9,показывает величину общей площади поддиаграммой разрежения.Таким образом, изобретение обеспечиваетопределение общей площади под диаграммойразрежения индикаторов, избегая при этомприменения генератора экспоненциальной функ.ции, Полученное значение общей площади поддиаграммой разрежения щщикаторов использу.ется для вычисления производительности серд.ца при диагностических исследованиях функ.ционального состояния кровообращения,Формула изобретения Устройство для вычисления диаграмм разрежения индикаторов, содержащее функциональ ный преобразователь, выход которого соединен с первым входом первого счетчика, информационный выход которого соединен с первыми входами регистра и дешифратора. первый триг. гер, первый вход которого соединен с входом устройства, первый выход первого триггера соединен с первым входом интегратора, первый выход которого соединен с первым входом распределителя, первый выход которого сое792264 ВНИИПИ Заказ 1013 б/49 Тираж 75 Подпи пиал П 1 П "Патент", г, Ужгород Прое я, 4 дмнен с первым входом первого элементаИЛИ и вторым входом первого счетчика,второй выход распределителя соединен с первыми входами элемента И н второго элементаИЛИ, выход которого соединен с третьим вхо.дом первого счетчика, выход которого черезэлемент И соединен с вторым входом распре.делителя, третий выход которого соединен совторыми входами второго элемента ИЛИ ирегистра, четвертый выход распределителя соединен с первым и вторым входами второгосчетчика, вторыми входами дешифратора ипервого элемента ИЛИ, выход которого соединен с четвертым входом первого счетчика,о т л н ч а ю щ е е с я тем, что, с цельюповышения быстродействия и точности, в неговведены преобразователь код.частота, второйтриггер, генератор, два элемента 2 И-ИЛИ,причем выход дешифратора соединен с первымвходом второго триггера, второй вход которогосоединен с входом устройства, выход функ.ционального преобразователя соединен с первыми входами элементов 2 И.ИЛИ, вторые входы которых соединены с первым выходомвторого триггера и третьим входом второгосчетчика, выход которого соединен с вторымвходом первого триггера, второй выход кото.рого и второй выход интегратора соединеныс выходами устройства, второй выход второготриггера соединен с третьими входами элементов 2 И-ИЛИ и распределителя, выход регистра 10 соединен с входом преобразователя код-час.тота, выходы которого и генератора соединеныс четвертыми входами соответственно первогои второго элементов 2 И-ИЛИ, выходы которыхсоединены соответственно с четвертым входом 1 З второго счетчика и вторым входом интегратора. Источники информации,принятые во внимание при экспертизе1. Патент Венгрии У 156997, кл. 6 06 6,1970.2. Авторское свидетельство СССР по заявкеМф 2547355/18-24, кл. 6 06 Р 15/52, 1977.