Делитель частоты импульсов на n-12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 120380 (21) 2891309/18-21 131 М. Кп,с присоединением заявки Нов Н 03 К 23/02 Государственный комитет СССР по делам изобретений и открытий(7 ител 54) ДЕЛИТЕЛЬ Ч ИМПУЛЬСОВ Н 10 ва 30 Изобретение относится к радиотехнике и может быть использовано дляделения входной частоты импульсовна И/2(где Н - целое число).Известен делитель частоты на 3,5,содержащий три разряда, каждый иэкоторых состоит из триггера памяти,элемента И-НЕ и коммутационного трйггера, В данном устройстве выходныеимпульсы формируются через равныепромежутки времени, т.е. каждым 3,5периодам входной частоты соответствует один выходной импульс .(1).Недостатком данного устройстваявляется то, что он обеспечиваетлишь один коэффициент деления К=3,5.Наиболее близок к предлагаемомуделитель частоты, содержащнй счетчик на Н, выход которого соединен сосчетным входом триггера, выход которого подключен к первому входуэлемента а ИСКЛЮЧАЮЩЕЕ ИЛИ, на второй вход которого поданы импульсывходной частотыа выход которогосоединен со счетным входом счетчикана М 2),Недостаток известного устройстнизкое быстродействие вследствие необходимости по алгоритму работы срабатывания счетчика в определенные промежутки времени (когда меняетсяФаза импульсов, поступающих на входсчетчика на Б) дважды эа период,что эквивалентно увеличению частотывходных импульсов в эти промежуткивремени в два раза,Цель изобретения - повышение быстродействия путем запрета срабатывания счетчика в промежутках времени,когда меняется Фаза импульсов навходе счетчика на Ы.Поставленная цель достигается тем,что делитель частоты импульсов наБ/2, содержащий последовательносоединенные элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,счетчик на Н, дешифратор (К)-го.состояния, и Т-триггер, выход которого подключен к первому входу эле"мента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй входкоторого соединен со входной шиной,введены О-триггер и устройство синх-ронизации, синхровход которого соединен со входнои шинои, вход сразне"ния подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а входы управлениясоединены с выходами Соответствующих разрядов счетчика на Н, выходустройства синхронизации соединен ссинхровходом О-триггера, О-вход кОторого подключен к выходу счетчикана И, а выход соединен с шиной сброса счетчика на И.Кроме того, устройство синхронизации состоит из элемента И, Т-триггера, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемента НЕ и дешифратора, выход кото" рого подключен к первому входу элемента И, последовательно соединенного с Т-триггером, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ выход которого че рез элемент НЕ соединен со вторым входом элемента И и является выходом устройства синхронизации, причем третий вход элемента И и второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются входом сравнения и синхровходом устройства синхронизации соответственно а входы дешифратора - входами управления.На чертеже представлена схема делителя частоты импульсов на И/2,Предлагаемое устройство содержит счетчик 1 на И, дешифратор 2(И)- го состояния, Т-триггер 3, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, устройство 5 синхронизации, Р-триггер б, Устройство 5 синхронизации состоит из дешифратора 7, элемента И 8, Т-триггера 9, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и элемента НЕ 11. 30Устройство работает следующим образом.Импульсы входной частоты поступают через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4 на счетный вход счетчика 1, В момент 35 прихода Иимпульса срабатывает дешифратор 2, настроенный на состояние счетчика И, выходной сигнал которого подается на Р-вход Р-триггера 6, подготавливая его к срабаты ванию. С приходом (И)-го входного импульса срабатывает Р-триггер 6, выходной импульс которого сбрасывает в состояние 0 счетчик 1, тем самым фоРмируя заданный фронт выходно го импульса дешифратора 2, по которому срабатывает Т-триггер 3, Выходной сигнал Т-триггера 3 меняет фазу последовательности импульсов на счетном входе счетчика 1, Вследствие временных задержек срабатывания Т- триггера 3 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 появляется короткий импульс. В момент появления короткого импульса на счетном входе счетчика 1 на И, на его шине сброс присутствует импульс с выхода Р-триггера 6 длительностью, равной периоду входной частоты, который устанавливает все разряды счетчика на И в состояние 0,В результате смены фазы импуль сов на счетном входе счетчика на И срабатывание триггера младшего разряда в следующем цикле счета начинается на 1/2 периода импульсов входной частоты раньше по сравнению с тем случаемкогда фаза входных импульсов не изменяется. Соответственно на это же время сокращается ицикл счета, поэтому коэффициент деления предлагаемого устройства становится равнци И/2(где И-целоеЧИСЛО),Для Обеспечения работы устройствапо вышеописанному алгоритму необходимо, во-первых, чтобы Фаза импульсов а синхровходе Р-триггера 6 вовремя следования (Ы)-го периода имПУЛЬСОВ ВХОДНОЙ ЧастотЫ не иэменя-лась, во вторых, требуется, чтобы кмоменту поступления (И) "го импульса входной частоты следующего цикласчета Фазы импульсов на счетном входе счетчика 1 на И и синхровходеР-триггера б совпадали. Для удовлетворения обоих требований синхронизация Р-триггера осуществляется от устройства 5 синхронизации. Дешифратор 7устройства 5 синхронизации настроенна число, соответствующее состояниюразрядов двоичного счетчика 1 примерно в середине цикла счета. Импульсдлительностью, равной одному периодучастоты входных импульсов, с выходадешифратора 7 подается на первыйвход элемента 8 И. На второй входэлемента 8 И через элемент 11 НЕпоступают сигналы с выхода элементаИСКЛЮЧАЮЩЕЕ ИЛИ 10, а на третий вход,являющийся входом сравнения устройства 5 синхронизации, с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4.В момент совпадения всех трех импульсов на выходе элемента И 8 появляется импульс, переворачивающийТ-триггер 9 и тем самым изменяющийфазу входных импульсов на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и на синхровходе Р-триггера б. В случае несовпадения фаз импульсов на втором итретьем входах элемента И 8 во время появления импульса с выхода дешифратора 7 на его первом входе, чтовозможно в первом цикле счета послеподачи питающего напряжения на устройство, импульс на выходе элемента8 И не появляется и Т-триггер 9 сохраняет прежнее состояние, не меняяфазу импульсов на выходе элементаИСКЛЮЧАЮЩЕЕ ИЛИ 10 и синхровходеР-триггера б.Таким образом обеспечивается неизменность фазы синхроимпульсов наР-триггере б во время следования(И)-го импульса и совпадение фазысинхроимпульсов Р-триггера б с фазой импульсов, поступающих на счетный вход счетчика 1 на И до прихода (И)-го входного импульса.По алгоритму работы схемы известного устройства необходимо, чтобытриггер младшего разряда счетчикана И за тот период следования импульсов на его счетном входе, где меняется фаза входного сигнала и поэтому присутствует короткий импульс, срабатывал дважды.В предлагаемом устройстве триггер младшего разряда счетчика на И ив переключается дважды за Тот период следования импульсов на его счетном входе, где меняется фаза входно" го сигнала и поэтому присутствует короткий импульс, как это происходит, в известном устройстве, что позволя ет увеличить частоту входных импульсов устройства в два раза.формула изобретения 11, Делитель частоты импульсов на Н/2, содержащий последовательно соединенные элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик на Ю, дешифратор (Я)-го 20 состояния и Т-триггер, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен со входной шиной, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены 0-триггер и устройство синхронизации, синхровход которого соединен со входной шиной,.Вход сравнения подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а входы управления соединены с выходами соответствующих разрядов счетчика на Ы, выход устройства синхронизации соединен с синхровходом О-триггера, Р-вход которого подключен к выходу счетчика на О, а выход соединен с шиной сброса счетчика на Ы.2, Делитель по и, 1, о т л и ч аю щ и й с я тем, что устройство синхронизации состоит из элемента И, Т-триггера, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемента НЕ и дешифратора, выход которого подключен к первому входу элемента И, последовательно соединенного с Т-триггером, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ выход которого через элемент НЕ соединен со вторым входом элемента И и является выходом устройства синхронизации, причем третий вход элемента И и второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются входом сравнения и синхровходом устройства синхронизации соответственно, а входы дешифратора - входами управления.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 539382 кл. Н 03 К 23/02 1974911740 оставитель Л. ЛевченкехредЕ.Харитончик орректор Л шан дписное каз 1149/51 Ти ВНИИПИ Государ по делаи иэо 113035, Москва, Жоми на Укгород, ул. ПроекюПат фили тор Л, Пчелинск аж 954венногоетенийРаушска та СССРтийд. 4/5