Устройство для выбора адреса

Союз Советских Социалистических Республик(23) Приоритет - (32) 21. 0 7, 72 Государственный комитет СССР по делам изобретений и открытий(72) Авторы изобретення ИностранцыУоррен Джон Келли и Лоренс Эдвард Ларсон(54) УСТРОЙСТВО ДЛЯ ВЫБОРА АДР а Й с30 Изобретение относится к области запоминающих устройств.Известно устройство для выбора адреса, содержащее ассоциативный блока памяти, адресный блок памяти, блок памяти на магнитных дисках, в котором используется преобразование адресов, по которым производится обращение к адресному блоку памяти 11,Недостатком этого устройства является малая скорость работы.Наиболее близким техническим решением к данному изобретению является устройство для выбора адреса, содержащее регистры, блоки адресной и ассоциативной памяти, логические элементы 2) . В этом устройстве каждый виртуный адрес преобразуется в реальны(абсолютный) адрес блока адреснойпамяти, т.е. виртуальные адреса неиспользуются для непосрЕдственнойресации к блоку адресной памяти. Эприводит к снижению быстродействияустройства.Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается тчто в устройство лля выбора адреса содержащее блок оперативной пам ти,один из входов которого подключенк выходу первого адресного регистра,второй адресный регистр, выход которого соединен со входом блока ассоциативной памяти, первую. группу логических элементов, одни из входов которыхподключены к первому выходу блокаассоциативной памяти, а выходы - ковходу логического блока, соединенногосо вторым адресным регистром и с блоком оперативной памяти, введены втораии третья группы логических элементов,информационный регистр и схема сравнения, входы которой подключены к выходам второго адресного регистра и информационного регистра, а выходы -к одним из входов логических элементоввторой и третьей групп, выходы которых соединены со входом первого адресного регистра, другие входы логических элементов подключены соответственно к выходам схемы сравнения,второго адресного регистра и второмувыходу блока ассоциативной памяти,На фиг. 1 изображена структурнаясхема предложенного устройства, фиг.2является графической иллнк:трациейпроцесса адресного пресра лвстния истраничной обработки, фиг. 3 иллюстрирует альтернативный метод для установления величины, которая может бытьзанесена в граничный регистр.Устройство для выбора адреса (см.фиг. 1) содержит логический блок 1,служащий для обработки данных; блокоперативной памяти 2, блок памяти намагнитных дисках 3, первый адресныйрегистр 4, служащий для хранения реального адреса и имеющий выход 5,блок ассоциативной памяти б, Блок оперативной памяти 2 содержит зоны 7, 8,называемые таблицей сегментов (7) итаблицами страниц (8-1 - 8-14),Устройство также содержит первую9, вторую 10 и третью 11 группы логических элементов, блок установки адресов 12, схему сравнения 13, информационный регистр 14, нторой адресныйрегистр 15, служащий для хранениявиртуального адреса. Блок оперативной памяти 2 содержит также ядернуюзону 16. Входы 17 и 18 схемы сравнения 13 подключены к выходам второгоадресного регистра 15 и информационного регистра 14, а один из выходонк одним из входов логических элементов 10 и 11. Одни из входов логическйх элементов 9 соединены с первым выходом 19 блока 6, Другие входылогических элементов 9-11 подключены соответственно к другому выходусхемы сравнения 13, выходу второгоадресного регистра 15 и второму выходу блока б. Выходы логических. элементов 10 и 11 соединены со входомпервого адресного регистра 4,Устройство работает следующимобразом.Когда требуется выбрать ячейку изблока 2 (см. фиг,1), то блок 1 передает виртуальный адрес на схему сравнения 13 и блок 6 через регистр 15.Регистр 14 хранит величину, равнуюстаршим разрядам (величину страницы)граничного адреса в блоке 2, нижекоторого виртуальные и соответствую щие им реальные адреса равны, Напри" мРр,"если"страница равна двум тысячамбит, то нижние двенадцать бит страничного адреса не хранятся в регистре 14Сегментная таблица 7 и страничныетаблицы с 8-1 по 8-М находятся вблоке 2. Таблица 7 имеет вход для каждого из К сегментов виртуальной памяти в блоке 3. Каждый вход имеет ад ресййй"указатель начала соответствующей страницы таблицы с 8-1 по 8- К,Каждая стр; ничная таблица имеет множество входон для страниц соответствующего сегмента, который мбжетВать вызван в блок 2 из блока 3, Кажд 1,1 й вход действительной страничной1 аблицы содержит в сеСО указательначала стра 11 ицы в блоке 2,Сц 111 аг 1 " ОГ 1 н 1 о из выходов Г;хс.мысра 1111:. 1 и,1 13 Г:1 рГбируетс я логически -ми "1;Г" ментами 1 0т."ч того, чтом 1 про -пустить виртуальный адрес в регистр 4,когда старшие разряды виртуальногоадреса, подаваемого с блока 1, меньше,чем величина, хранящаяся в регистре14. Этот же сигнал поступает такжев качестве запрещающего сигнала нлогические элементы 11 для того, чтобь 1 препятствовать передаче какогонибудь реального адреса из блока бв регистр 4, когда преобразование,не требуется.Сигналы с логических элементов 9необходимы для того, чтобы вести поиск таблиц 7 и с 8-1 до 8-Я, когдасигналы прикладываются ко входам этихэлементон, Сигналы подаются на входы 15 логических элементов 9 тогда, когдатекущий виртуальный адрес в регистре15 больше или равен граничной величине в регистре 14 и не находится в блоке 6. Блок 12 устанавливает новое 2 О значение виртуального и соответствующего реального адреса в блоке б.Более подробно работа устройствапоясняется с помощью фиг. 2 и 3.Этапы 20-22 (см.фиг.2) представляютсобой описанную выше работу устройства,Виртуальный адрес, который поступаетиз блока 1, сравнивается с величиной,хранящейся в регистре 14. Если виртуальный адрес меньше, чем граничныйадрес, то блок 2 выбирается виртуальным адресом. Если виртуальный адрес Сольше или раГвен граничному адресу, то виртуальный адрес используетсякак аргумент поиска в блоке б. Ассоциативная матрица блока б зондируетсядля того, чтобы определить, содержитли матрица виртуальный адрес и соответствующий ему реальный адрес. Есливиртуальный адрес находится в ассоциативной матрице, то ее реальный ад рес используется для выборки блока 2.Если виртуального адреса нет в ассоциативной матрице, то контрольпередается к этапу 23.На этапах 23, 24 блок 1 передаеттаблицы 7 и с 8-1 до 8-М в блок 2,например, с помощью микропрограммы длятого, чтобы определить место требуемого реальногоадреса в таблицах. Если соответствующая страница имеетсяв блоке 2, то соответствующий ей реальный адрес будет найден и одной изтаблиц с 8-1 до 8-М. Действительныйбит в страничной таблице используетсядля того, чтобы определить, являетсяли виртуальНая страница действительнойили нет, то есть, находится ли она вблоке 2 идоступна ли для выборки,Если страница не является действительной, то контроль передается наэтап 25.В предлагаемом устройстве каждыивиртуальный адрес включает в себя сегментную часть, представленную самыми старшими разрядами адреса, страничную часть, представленнуц 11 РГмГ жу" ТОЧНЫМИ РаЗРЯУ 1 аМИ, И СллнаРНЛ НДИбитовую часть, представленную младшими разрядами, Сегментная часть виртуального адреса вместе с сегментной таблицей указателя начала (хранится в регистре, который на фиг. 1-3 не показан) выбирает требуемый вход в таблице 7. Страничная часть виртуального адреса и вход считывания таблицы 7 во время поиска на этапах 23-24 используется для выборки требуемого входа и выбранной таблице с 8-1 до 8-Й. Выбранные табличные данные н одной из таблиц с 8-1 до 8- Н имеют словарную часть виртуального адреса, связанного, к тому же, с соответствующим реальным адресом.Если страница действительная, то контроль передается наэтап 26, в котором виртуальный адрес и реальный адрес устанавливается в блоке б для контроля наименее недавно используемого адреса (с помощью блока 12), 28 Блок 2 теперь может быть выбран передачей сигналов блока б.Передача контроля к этапу 25 определяется аппаратурой, обеспечивающей хранение виртуального адреса в ранее 5 определенном месте в ячейках блока 2. Далее блок 1 выбирает новый дирек:ивный адрес из другой ранее определенной зоны и начинает выполнение нового директивного действия в этапе 27,На этапе 27 страница в блоке 2 выбирается для восстановления. Передача контроля далее осуществляется на эта-. пах 28 и 29, где табличная директива используется для того, чтобы очистить З (сбросить все битовые позиции до нуля) блок б с целью согласования аннулирования страницы, которая была заменена.Последующий этап 29 или взаимно исключающий последующий этап 30 пред ставленного устройства вызывает изменение содержимого регистра 14, Этот процесс может или восстановить ранее определенную величину или сканировать страничные таблицы. 45Подача сигналов "1" и "0" необходимая для ввода н требуемую страницу, выполняется н этапе 31 и реальный адрес запоминается ца соответствующем входе страничной таблицы и делается 5 О действительным на этапе 30.Директинный адрес, запоминаемый на этапе 25, повторно загружается в блок 2 с помо 1 ью инструкции загрузки и процесс возвращается к этапу 20.Этапы 32, 33 (см. фиг, 3) представляют собой микропрограммный контур, который начинается при нулевом виртуальном адресе н страничных таблицах и осуществляет установку реального адреса н виртуальный адрес, т,е. до реальный адрес считывается и сравнивается с ниртуапьн.м алрссом для проверки равенства, Если виртуальный ад. рес ра;сц реальному адресу, то виртуалцый апре. ццляегся приращением 65 страничного размера и контур снова сравнивает следующую виртуальную страничную таблицу входа адреса с реаль- ным адресом, хранящимся в табличных данных. Это повторяется до тех пор, пока виртуальный адрес не станет равцым установленному реальному адресу или пока не произойдет переполнение регистра 15.На этапе 34 самая большая величина виртуального адреса, появившаяся н этапах 32 и 33, поступает в регистр 4, как граничный адрес в блоке 2.В типовом устройстве этапы, представленные позициями 27, 28, 31, 30 и 35 (и, возможно, 36) выполняются методом директивных подпрограмм.В описанном устройстве в противоположность известному устройству производится преобразование не всех виртуальных адресов, Определенные виртуальные адреса используются для обращения к блоку оперативной памяти непосредственно, без преобразования. Указанные адреса соответствуют ячейкам памяти, к которым часто обращаются. Обращение к таким ячейкам занимает меньше времени, так как не требуется преобразования адреса. Таким образом, удается получить общее повышение быстродействия, равное 15-25. Формула изобретенияУстройство для выбора адреса, содержащее блок оперативной памяти, одиниз входов которого подклю"ен к выходупервого адресного регистра, второйадресный регистр, выход которого соединен со входом блока ассоциативнойпамяти, первую группу логических элементов, одни из входов которых подключены к первому выходу блока ассоциативной памяти, а выходы - ко входу логического блока, соедицеццогосо вторым адресным регистром и с блоком оперативной памяти, о т л и ч а 1щ е е с я тем, что, с целью повышецибыстродействия устройства, оцо содержит вторую и третью группы логически:элементов, информационный регистр исхему сравнения, входы которой подклчены к выходам второго адресного регистра и информационного регистра,,а выходы - к одним из входов логических элементов второй и третьей групп,выходы которых соединены со входомпервого адресного регистра, другиевходы логических элементов подключенысоответствеццо к выходам схемы сравцсния, второго адресного регистра ивторому выходу блока ассоциативнойпамяти,Источники информации,принятые во внимание при экспертизе1. Патент СГ)А Р 3412382,кл. 340-172,5, опублик, 1968.2. Патент США Р 353307 ,кл. 340-172.5, опули. )970 (прототип).