Цифро-аналоговый преобразователь

Союз Советских Социалистических Республик(22) Заявлено 27. 0378 (21) 2595917/18-21 51)М Кл з Н 03 К 13/04 с присоединением заявки МоГосударственный комитет СССР но делам изобретений и открытий(54) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬПредлагаемый циФроаналоговый преобразователь относится к области вычислительной техники и может быть использован, в частности,в устройствах связи между дискретными вычисли тельными и аналоговыми исполнительными или индикаторными устройствамиИзвестен многоразрядный двоичный преобразователь, содержащий декодирующую сетку резисторов типа К, 10 транзисторные переключатели, опера- ционные усилители 11, высокая точность работы которых обеспечивается путем схемного усложнения построения старших разрядов преобразователя(вве с дением дополнительных узлов элементов и соответствующих связей - обеспечивающих уменьшение погрешностей Формирования аналога в старших разрядах преобразователя). 20Известен циФроаналоговый преобразователь, содержащий блок управления, а-разрядный декодирующий преобразователь (ДП) и и-разрядный регистр, в наиболее значащих выходов 2 которого подключень 1 к блоку управ- пения (2Однако данный преобразователь имеет ограниченную относительную точность. 30 Э.ГУФЯВ В 1. п ., и. +ес4 Вр Р2Целью изобретения является повышение относительной точности преобразования.Поставленная цель достигается тем,что в циФроаналоговый преобразователь, содерх;ащий блок управления,вразрядный ДП и и-разрядный регистр,в-выходов старших разрядов которогоподключены к блоку управления, дополнительно введены 2 декодирующих (и-в) разрядных преобразователей,(и-в) входов которых подключены квыходам младших разрядов регистра,входы блока управления соединены свходами е-разрядного ДП, а каждыйвыход блока управления соединен с(п-в+1) входом последующего дополнительных декодирующих (и-е) разрядных ДП, выходы которых соединены свыходной шиной.На Фиг. 1 представлена Функциональная схема описываемого цифроаналогового преобразователяф на Фиг.2 - пример выполнения блока управления при в,Преобразователь содержит регистр1, а-выходов наиболее значащих разрядов которого подключены к входамблока 2 управления и входам ДП 3.Другие и-в выходы регистра соеди нены с и-в входами ДП 4. Выходы блока управления 2 соединены с и-в+1 и и-в+2 выходами ДП 4.Устройство работает следующим образом.При поступлении на входы регистра 1 двоичного числа Е 2" и логический сигнал "1" может г .явиться .только на и-е -выходах соответствующих наименее 0 20 25 ский сигнал "1" поступ чет на два первых входа блока упранления 2. При этом на двух выходах блока управления 2, а именно 2 -1 и 2 -2 появгт ,ичляются сигналы "1", которые поступая и-в+1 входы 2 и 2 -1 ДП 4 Формируют на их выходах максимальные выходные 40 45 аналоговые сигналы независимо от значения логических сигналов на первыхи-го входах укаэанных ДП. Кроме того,сигнал "1" с 2 -2 выхода блока управления 2 подается на и-в+2 вход2 фпреобразователя 4 и снимает запрет на формирование сигнала на еговыходе. Аналогично при дальнейшемувеличении значения двоичного числана входе, регистра 1 происходит последовательная разблокировка, Функционирование и постоянная выдача максимальных аналоговых сигналов с выходов соответствующих преобразователей ДП 4, при этом ДПЗ добавляетна выход всего устройства величинуаналогового сигнала соответствующуюцене младшего значащего разряда после перевода каждого из преобразова 50 60 значащим разрядам регистра 1, поэтому выходной сигнал может быть об - разован только ДП 4, однако логический сигнал "О" поступающий на и-в+2 входы всех кроме 2декодирующего преобразователя 4 блокирует их работу и поэтому при с 2 аналоговый сигнал на выходе всего устройства формируется только одним 2"1 ДП 4.При поступлении на регистр 1 двоичного числа 2 сс,2+"и+" на первый вход блока угравлеция 2 с и-я+1 ныхода регистра 1 подается логический сигнал 1. При этом на 2 ги -1 выходе блока управления 2 формируется логический сигнал "1", который поступая .на и-гп+1 вход 2 ДП 4 формирует на его выходе максимальный аналоговый сигнал независимо от значения логических сигналов (О или "1")поступивших на первые и-е входов. Кроме того, сигнал "1" с 2 -1 выхода блока управления 2 подается на и-а+2 вход 2 ДП 4 и снимает запрет на Формирование выходного сигнала данного преобр-зователя, Таким образом, при 2сбс 2 +" в формировании выходного сигнала всего устройства участвуют только ДПЗ и 2-1,2 Дп 4,При поступлении в.регистр 1 двоичного числа 2" и" (82"2 логичетелей 4 н режим постоянной выдачимаксимального выходного сигнала.Блок упранления устройства препставляет собой логическую схему, содержащую элементы ИЛИ и И, число которых зависит от числа входов блокауправления. При го:3 блок упрдилЕниябудет содержать четыре схемы И 5,7,8,9 и четыре схемы ИЛИ 6,10,11,12 приа=2 данная схема содержит по одномуэлементу И 5 и ИЛИ б, При увеличениичисла входов блока управления с щ дощ + 1 в схему вводятся дополнительные элементы И и ИЛИ таким образом,чтобы каждый выход логической схемына п 1 входов был соединен с первыминходами одного элемента И и одногоэлемента ИЛИ, вторые входы дополнительных элементов И и ИЛИ должныбыть соединены с в + 1 входами блокауправления.Описанный последовательный режимработы малоразрядцых ДП в состанепредложенного устройства обеспечивает повн,ение относительной точностив 2 раз, если пля каждого отдельно взятого малоразрядного ЛП погрешность выходного сигцала це пренышает значения соответствующей величиненаименее значащего разряд и точновыдержинается величина максимального значения выходного сигнала,Формула изобретенияЦифроаналоговый преобразователь, содержащий блок упранлеция, ю-разрядный декодирующий преобразователь и и-разрядный регистр, в-выходов старших разрядов, которого подклгочены к входам блока управления, о т л и ч а ю щ и й с я тем, что, с цельго повышения относительной точности преобразования, в него дополнительно введеныдекодиругощих (и-е)-разрядных пр.образователей, первые (и-в) входов которых подключены к выходам младших разрядов регистра, входы блока управления соединены с входами е-раэрядного декодирующего преобразователя а каждый выход блока управления соединен с (и-в+2)з. эдом соответст-, вующего и с (и-;+1)входом последующего дополнительных декодирующих (и-в) разрядных преобразователей,выходы которых соединены с выходной шиной.Источники инФормации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р Зб 5827, кл. Н 03 К 13/04, 09.07. 1.2. Смолов В. Б. и Фомичев В. С. Анало-цифровые и цифроаналоговые нелинейные вычислительные устройства. Л., "Энергия", 1974, с, 87, рис.4-4 б (прототип)Составитель А. Симагиндактор И, Прусова Техред Н.Граб Корректор М. Шае лиал ППП"Патент", г. Ужгород, ул, Проектна Заказ 9344/24 Тираж 995 ВНЙИПИ Государственного по делам изобретений 113035, Москва, Ж, Ра