Следящий аналого-цифровой преобразователь

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ1 780184 Союз Советскнк Социалистическик Республик(22) Заявлено 25,12.78 (21) 2701971/18-21 с присоединением заявки МО -(51)М. Кл. Н 03 К 13/02 Государственный комитет СССР но делам изобретений н открытнй(72) Автор. изобретения В. Э. Балтрашевич Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина)(54) СЛЕДЯЩИЙ МАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ 2 Предлагаемое устройство относитсяк области аналого-цифровых преобразователей и может быть использовано в области связи, вычислительной и измерительной техники, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований,Известны следящие аналого-цифровые преобразователи, содержащие, как правило, элемент сравнения, на входы которого поступают входное и образцовое напряжения, генератортактовых импульсов, реверсивный счетчик и циФ- ро-аналоговый преобразователь, на выходе которого формируется образцовое напряжение, а его,вход связан свыходом реверсивного счетчика. Направление счета в реверсивном счетчике зависит от ответов элемента сравнения 1. Недостатком этих устройств является большое время преобразования.Известен также следящий аналогоцифровой преобразователь, содержащий генератор тактовых импульсов, аналоговое запоминающее устройство, элемент сравнения, цицеро-аналоговый преобразователь, логический элемент, реверсивный счетчик, линию задержки и группу элементов И, у которого пер вый вход элемента сравнения соединен,с выходом аналогового запоминающего устройства, вход которого соединен с источником входного сигнала; второй вход элемента сравнения соединен с 1 О выходом цифроаналогового: преобразователя, входы которого соединены с выходами разрядов реверсивного счетчика; выход элемента сравнения соединен со входом логического элемента, выходы которого соединены со входами реверсивного счетчика 21.Недостатком этого устройства является большое время преобразования при малых и большая погрешность при больших изменениях входного сигнала.Целью изобретения является повышение быстродействия и расширение диа пазона изменений входного сигнала.Поставленная цель достигается тем, 25 что в- преобразователь, содержащий генератор тактовых импульсов, аналоговое запоминающее устройство, элемент.сравнения, цифроаналоговый: преобразователь, логический элемент, реверсивный счетчик, линию задержки и пер780184 мента, выходы которого соединены совходами реверсивного счетчика, дополнительно введены две группы элементов И, блок контроля, четыре триггера, три элемента И и два элементаИЛИ, причем выход элемента сравнениясоединен с первым входом первоготриггера и с первым входом блока контроля, второй вход первого триггерасоединен с выходом линии задержки;выход первого триггера соединен совторым входом блока контроля и с первым вхбдом младшего элемента И извторой группы, первые входы остальных элементов И второй группы соединены с выходами соответствующих триггеров реверсивного счетчика; третийвход блока контроля соединен с выходом первой схемы И и со входом линиизадержки; первый выход блока контроля соединен со вторый входом первогоэлемента ИЛИ, второй выход блока контроля соединен с первым входом второго элемента ИЛИ и с единичным входом второго триггера; третий выходблока контроля соединен .с нулевым входом третьего триггера и с единичнымвходом четвертого триггера, единичные выходы триггеров реверсивногосчетчика, кроме старшего и младшегоразрядов, соединены с первыми входамиэлементоВ И третьей группы; нулевыевыходы триггеров реверсивного счетчика, кроме триггеров старшего й младшего разрядов, соединены с первымивходами элементов И первой группы;вторые входы элементов И из первойи третьей группы, соединенных с предпоследним разрядом реверсивногосчетчика, соединены с выходом второ го элемента ИЛИ, вторые входы элементов И из первой и третьей группы,соединенные со следующими разрядамиреверсивного счетчика, соединены свыходом. элемента И иэ первой группы первый вход которого соединен сбоЛее младшим разрядом выход элемента И из .первой группы, соединенного со вторйм разрядом реверсивного счетчика, соединей со счетным входом триггера второго разряда; выход каждого элемента И из третьей группы соединен со счетным входом триггера 4 соседнего более младшего разряда;выход элемента И из третьей группы, соединенного с предпоследним разрядом, соединен с первым входом первого элемента ИЛИ, выход которого соединен со б вую группу элементов И, у которогопервый вход элемента сравнения соединен с выходом аналогового запоминающего устройства, вход которого соединен с источником входного сигнала;второй вход элемента сравнения соединен с выходом циФроаналогового: преобразователя, входы которого соединены с выходами разрядов реверсивногосчетчика; выход элемента сравнениясоединен со. входом логического элесчетным входом младшего разряда реверсивного счетчика; первый вход первого элемента ИЛИ соединен с нулевым входом второго триггера; выход генератора тактовых импульсов соединен с 5 первыми входами второго и третьегоэлементов И, второй вход второго элемента И соединен с нулевым выходом второго триггера, а второй вход третьего элемента И соединен с единичным выходом второго триггера; выход третьего элемента И соединен со вторым входом второго элемента ИЛИ, а выход второго элемента И соединен с первым входом первого элемента И, второй вход которого соединен с единичным 15 выходом третьего триггера, вторыевходы всех элементов И второй группы соединены с шиной "съем кода", нулевой вход четвертого триггера соединен с шиной "сброс", а единичный 20 выход четвертого триггера соединенс шиной "готовность"; единичный вход третьего триггера и управляющий вход аналогового запоминающего устройства соединены с шиной "запуск".2 Сущность изобретения поясняетсячертежом, где изображена Функциональная электрическая схема устройства.Следящий аналого-циФровой преобразователь, содержит элемент 1 срав- З нения, первый вход которого соединенс выходом аналогового запоминающего устройства 2, на вход которого поступает входной сигнал, Второй вход элемента 1 сравнения соединен с выходом циФроаналогового: преобразователя 3.Выход элемента 1 сравнения соединен со входом логического элемента 4, с первым входом, первого триггера 5 и с первым входом блока б контроля. Выходы логического элемента 4 соедине ны со входами установки режима реверсивного счетчика 7, состоящего из триггеров 8 и 9, причем триггер 8 соответствует младшему разряду реверсивного счетчика. Нулевые выходы триггеров 9, кроме старшего, соединены с первыми входами первой группы элементов 10 И. Единичные выходы триггеров 9, кроме старшего, соединены с первыми входами второй группы элементов 11 И. Вторые входы элемЕнтов 10 и 11 И соединенных с предпослед- .ним разрядом 9 реверсивного счетчика 7, соединены с выходом, первого элемента 12 ИЛИ, Вторые входы элементов 10 и 11 И, соединенных со следующими разрядами реверсивного счетчика, соединены с выходом элемента 10 И, первый вход которого соединен с более младшим разрядом. Выход элемента 10 И, соединенного со вторым разрядом О реверсивного счетчика, соединен сосчетным входом триггера 9 второго разряда. Выход каждого элемента 11 И соединен со счетным входом триггера 9 соседнего более младшего разряда.Выход элемента 11 И, соединенного с780184 Устройство работает следующим образом.Перед началом работы сигнал начальной установки устанавливает пер-.вый 5, второй 20, третий 23 и четвертый 23 триггеры в нулевое состояние,а реверсивный счетчик 7 - в любое нечетное состояние.Рассмотрим несколько конкретныхпримеров, считая квант равным единице,Пусть на реверсивном счетчике 7находится код О..0101 = 5." С приходом сигнала запуска третий триггер 22устанавливается в "1 ф, а аналоговоезапоминающее"устройство 2 запоминаеттекущее значение сигнала, напримерравное 5,2. Так как значение сигналабольше образцового уровня (ч х 7 ч ),то схема сравнения выдает сигнал 1,по которбму логический элемент 4 переводит реверсивный счетчик в режимсложения. Сигнал от генератора 17тактовых импульсов, пройдя через первый 18 и третий 21 элемент И поступитна третий вход блока б контроля, который выдаст сигнал на первый выход,который пройдя через второй элемент13 ИЛИ произведет добавление единицык реверсивному счетчику 7, получимкод 00110. Кроме того, сигнал свыхода линии 16 задержки перепишетзначение ответа элемента сравненияна первый .триггер 5, так как в данном случае на выходе элемента сравнения сигнал 5, то первый триггер 5будет установлен .в нулевое состоя-ние. На следующем такте элемент сравнения выдаст сигнал 5 (Чц ъ Ч ), покоторому логический элемент 4 переведет реверсивный счетчик 7 в режим вычитания. Так как ответ элемента сравнения изменился, то блок контроля бвыдаст сигнал напервый и третий выход, Сигнал с первого выхода блокаконтроля б произведет вычитание единицы из реверсивного счетчика, на котором зафиксируется код 00101, асигнал с третьего выхода блока контроля б переведет в единичное состояниетриггер 23 и в нулевое состояние третий триггер 22, тем самым закончитпреобразование. На триггере 5 будетустановлена ".1". Формула изобретения,Элементы И первой и второй группы обеспечивают поразрядный алгоритм преобразования. Первый триггер 5 предназначен для запоминания ответа элемента 1 сравнения и для хранения значения младшего разряда числового эквивалента входного сигнала. Второй 60 триггер 20 управляет работой элемента поразрядного преобразования, состоящего из первой и второй групп элементов 10 и 11 И, Третий триггер 22 разрешает работу блока б контроля. б предпоследним разрядом, соединен с первым входом второго элемента 13 ИЛИ, выход которого соединен со счетным входом триггера младшего разряда 8; второй вход второго элемента 13 ИЛИ соединей с первым выходом блока б контроля. Выходы всех триггеров 8 и 9 реверсивного счетчика соединены .с цифровыми входами .цифроаналогово го преобразователя 3. Выходы всех триггербв 9 соединены с первыми входами соответствующих элементов 14 И третьей группы. Первый вход младшего элемента 14 И из третьей группы соединен с выходом первого триггера 5; вторые входы всех элементов 14 И тре тьей группы соединены .с шиной 15 1 ".съем кода"Второй вход триггера 5 .соединен с выходом линии 16 задержки. Выход генератора 17 тактовых импуль- сов соединен с первыми входами первого элемента 18 И и второго элемен та 19 И. Второй вход первого элемента 18 И соединен с нулевым выходом второго триггера 20, а второй входвторого элемента 19 И, соединен с единичнцм выходом второго триггера р . 20. Выход второго элемента 19 И, соединен со вторым входом первого элемента 12 ИЛИ, а выход первого элемента 18 И соединен с первым входом третьего элемента 21 И, второй вход которого соединен с единичным выходом .третьего триГгера 22Выход третьего элемента 21 И соединен с третьим входом блока б контроля, Выход первого триггера соединен со вторым входом блока б контроля, Второй его выход соединен с первым входом первого элемента 12 ИЛИ и с единичным входом второго триггера 20. Третий выход блока б контроля сбединен с нулевым входом третьего триггера 22 и 40 с единичным входом четвертого триггера 23, Нулевой вход триггера.23 соединен с шиной 24 сброс", а единичный выход триггера 23 соединен с ши- ной 25 "готовность. Единичный вход 4 третьего триггера 22 соединен с уп-. равляющим входом аналогового запоминающего устройства.2 и с шиной 26 "запуск". Нулевой вход второго триггера 20 соединен с первым входом вто рого элемента 13 ИЛИ. Выход третьего элемента 21 И, соединен со входомлинии 1 б задержки. Следящий анайого-цифровой преобразователь, содержащий генератор такто" вых импульсов, аналоговое запоминающее устройство, элемент сравнения, цифроаналоговый преобразователь, логический элемент, реверсивный счетчик, линию задержки и первую группу элементов И, причем первый вход элемента сравнения соединен с выходом аналогового запоминающего устройства, вход которого соединен с источником входного сигнала: второй вход элемента сравнения соединен с выходом цифроаналогового преобразователя, входы которого соединены с выходамиразрядов реверсивного счетчика; выходэлемента сравнения соединен со входомлогического элемента, выходы которого соединены со входами реверсивногосчетчика, о т л и ч а юЫ и й с ятем, что, с целью повышения быстродействия и расширения диапазона изменений входного сигнала, в устройствовведены две группы элементов И, блок 10контроля, четыре триггера, три элемента И и два элемента ИЛИ, причемвыход элемента сравнения соединен спервым входом первого триггера и спервым входом блока контроля, второй 15вход первого триггера соединен с выходом линии задержки; выход первоготриггера соединен со вторым входом.блока контроля и с первым входом млад. шего элемента И из второй группы, первые входы остальных элементов Ивторой группы соединены с выходамисоответствующих триггеров реверсивного счетчика; третий вход блокаконтроля соединен с выходом первойсхемы И и со входом линии задержки;первый выход блока контроля соединенсо вторым входом первого элементаИЛИ, второй выход блока контроля соединен с первым входом второго элемента ИЛИ и с единичным входом вто рого триггера; третий выход блока контроля соединен с нулевым входом третьего триггера и с единичным входом четвертого триггера; единичные выходы триггеров реверсивного счет чика, кроме старшего и младшего разрядов соединены с первыми входами элементов И третьей группы; нулевые выходы триггеров реверсивного счетчика, кроме триггеров старшего и младО шего разрядов, соединены с первыми входами элементов И первой группы; втбрые входы элементов И из первой и третьей группы, соединенных с предпоследнимразрядом реверсивного счетчика, соединены с выходом второго 4 элемента ИЛИ; вторые входы элементов .из первой и третьей группы, соединенных со следуюшими разрядами реверсивного счетчика, соединены с выходом элемента И из первой группы, первый вход которого соединен с болеемладшим разрядом; выход элемента Ииз первой группы, соединенного со вторым разрядом реверсивного счетчика,соединен со счетным входом триггеравторого разряда; выход каждого элемента И из третьей группы соединенсо счетным входом триггера соседнегоболее младшего разряда; выход элемента И из третьей группы, соединенногос предпоследним разрядом, соединен спервым входом первого элемента ИЛИ,выход которого соединен со счетнымвходом младшего разряда реверсивногосчетчика; первый вход первого элемента ИЛИ соединен с нулевым входом второго триггера; выход генератора тактовых импульсов соединен с первымивходами второго и третьего элементовИ, второй вход второго эЛемента Исоединен с нулевым выходом второготриггера, а второй вход третьего элемента.И соединен с единичнымвыходомвторого триггера выход третьего элемента И соединен со вторым входомвторого элемента ИЛИ, а выход второго элемента Исоединен с первым входом первого элемента И, второй входкоторого соединен с единичным выходомтретьего триггера вторые входы всех .элементов И второй группы соединены .с шиной "съем кода", нулевой вход четвертого триггера соединен с шиной"сброс", а единичный выход четвертого триггера соединен с шиной "готовность"; единичный вход третьего триггера и управляюший вход аналоговогозапоминающего устройства соединены сшиной "запуск".Источники информации,принятые во внимание при экспертизе1. Смолов В, В., Смирнов Н. Х. идр. Полупроводниковые кодируюшие идекодируюшие преобразователи наПряжения, Л., фЭнергия", 1967, с. 135.2. Авторское свидетельство СССРР 324639, кл, С 06 У 3/00, 18.03.68780184 юпюйо ставитель В. Богдановхред КГраб Корректор А,Грице Редактор Г. Прусова каз 9349/27 130 иал ППП "Патент", г. Ужгород, ул. Проектна Тираж 995ИИПИ Государствепо делам изобре Москва, Ж,Подписноеного комитета СССРений и открытийРаущская наб д. 4/5