Устройство для приема избыточных сигналов

(9) Ц 1 5 С 08 С 19/ ПИСАНИЕ ИЗОБРЕТЕНИ ду формирователя ла, вторые выход оединены черезвляюще к вых блока рмирова и перв второй ому выхго сигнпамяти ь импуль с соответствую блока сумматоро од входамикоторо дуи подключен к первр егистра, выходы лака тств 1 аторов соединены оотв тве вторымторой а,ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(56) 1, Бородин Л.Ф. Введение втеорию помехоустойчивого кодирования. М., "Советское радио", 1968,с, 271, рис. 3.05.2. Авторское свидетельство СССРФ 424216, кл . С 08 С 19/28, 1972,3. Авторское свидетельство СССРпо заявке 9 3329860/24,кл. С 08 С 19/28, 1981 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНЫХ СИГНАЛОВ, содержащее приемник, вход которого является входомустройства, выход приемника соединенс входом блока памяти, первый выходкоторого соединен с первым входомформирователя управляющего сигналаи через пороговый селектор - с входом первого декодера, первый выходкоторого соединен с первым входомэлемента ИЛИ,второй выход - с входомпервого регистра и с первым входомвторого декодера, выход второго декодера соединен с первым входомблока регистров, первый выход которого соединен с вторым входом элемента ИЛИ, вторые выход и вход подключены соответственно к второму входу входами третьего декодера, первые выходы которого соединены с соо т ствующими входами второго регистра, выход которого соединен с входом второго декодера, в вых третьего декодера соединен с третьим входом элемента ИЛИ, выход которого является выходом устройств о т л и ч а ю щ е е с я тем, что,с целью повышения помехоустойчивости приема сигналов, в него введены бло элементов И, сумматор, третий регистр и пороговый элемент, выходы третьего регистра соединены с соответствующими первыми входами блокаэлементов И, вторые входы которого подключены к соответствующим вторым выходам первого регистра, выходысоединены с соответствующими -входами сумматора, выход сумматорасоединен через пороговый элементс первым входом третьего регистра, второй вход которого подключен к выходу второго декодера, а выходсоединен с четвертым входом элемента ИЛИ.Изобретение относится к электросвязи и может бьггь использовано н системах передачи информации для приема составных сигналов с избьггочностью, использующих длинные 5 и сверхдлинные помехоустойчивые коды.Известно устройство для приема избыточных сигналов, содержащее пороговый селектор, блок сравнения и решающий блок 1 .Недостатком известного устройства является низкая помехоустойчивость приема сигналов, поскольку н нем недостаточно полно используется апостериарная информация о принятом сложном сигнале с избыточностью.Известно также устройство для приема,дискретной инФормации, содержащее блок отсчета сигнала, блок сравнения, блок памяти, блок пороговых уровней напряжений, блок опро. са и решающий блок 21.Недостатком данного устройства является ограниченная область Функ 25 циоцальных возможностей, так как устройство обрабатывает ограниченный класс сигналов, формируемых ца основе мажоритарно декодируемых кодов.ЗО Наиболее близким к предлагаемому является устройство для приема избыточных сигналов, содержащее прием-. ник, вход которого является входом устройства, выход приемника соединен с входом блока памяти, первый выход которого соединен с первым входом фо 1 прователя управляющих сигналон и через пороговый селек О тор - с входом первого декодера, первый выход которого соединен с первым входом элемента ИЛИ, второй выход - с входом первого регистра и с первым входом второго декодера, ны ход второго декодера соединен с первым входом блока регистров, первый выход которого соединен с вторым входом элемента ИЛИ, вторые выход и вход подключены соответственно к второму входу и к выходу формирователя управляющего сигнала, вторые выходы блока памяти соединены через формирователь импульса с соответствующими первыми входами блока сумматоров,второй вход которого подключен к выходу первого регистра, выходы блока сумматоров соединены с соответствующими входами третьего декадера, первые выходы которого соединены с соответствующими входами второго регистра, выход которого соединен с вторым входом второго декодера,второй выход третьего декодера соединен с третьим входом элемента ИЛИ, выход которого является выходом устройства.Известное устройство обладает высокой оперативностью приема сообщений 3 .Однако известному устройству свойственен недостаток, для выявления которого рассмотрим геометрическую модель процесса обработки составного сигнала с избьггочностью.Изображенная на фиг.2 область соответствует части области сигнальных точек, каждая из которых определяет аналоговый сигнал на выходеаналогового демодулятора известного устройства. В частности, изображены сигнальные точки, которые в одном случае (если они расположены левее линии АВ - прием в целом) отождествляются с разрешенной кодовой комбинацией, а в другом (если они находятся правее линии АВ, а процедура приема - прием н целом) - с разрешенной кодовой комбинацией 12. Ломанная линия 1-2-3-4-5-б-8 есть граница областей отождествления сигнальных точек с разрешенными коР Р доными комбинациями , и ( при посимвольном приеме,Как известно, процедура посимвольного приема включает две операции.Первая операция реализуется втак называемой первой решающей схеме, состоящей из аналогового демодулятора (на выходе его формируютсясложные аналоговые сигналы Х) и однопорогового кнантизатора (аналогоцифрового преобразователя), ца выходе которого Формируется двоичнаякодовая комбинация 1,Вторая операция - декодированиекомбинации 1 в ближайшую разрешенную двоичную кодовую комбинацию 1 .Она реализуется с помощью декодера,исправляющего ошибки.Рассмотрим некоторые частные случаи. Будем считать, что передавалась двоичная кодовая комбинация 11. Выходной аналоговый сигналдемодулятора Х 1. С помощью первойрешающей схемы (однопорогового селектора) сигнал Х отождествляется сдвоичной кодовой комбинацией 1,которая декодером преобразуется в разрешенную кодовую комбинацию 1,. Прием в целом закпючается в сравнении расстояний между аналоговым сигналом и всеми используемыми в системе разрешенными кодовыми комбинациями с последующим принятием решения в пользу той из разрешенных комбинаций, для которой указанное расстояние наименьшее. При приеме в целом сигнальная точка Х 1 отождествляется с ближайшей разрешенной кодовой комбинацией(точки, расположенные левее АВ на" РУ ходятся ближе к 1 а точки, которы расположены правее линии АВ - бли- РУ же к 12 ). Можно заключить, что посимвольный прием приводит к ошибочному решению, а прием в целом для данного случая - к безошибочному решению. Отметйм, что,хэммингово расстояние междуи Чравно М,-если Ж печетно, - если Ж четно Мг3 максимальному удалению двоичной комбинацииот своей разрешенной комбинации У,Р2. На выходе аналогового демодулятора формируется сигнал Х 22 который квантизатором (т.е. однопороговым селектором) преобразуется в комбинацию х 1, отождествляемую деЪ 1 кодером с 12. Тогда можно заключить,Р что посимвольное решение безошибочно. Заметим, что хэммингово расстояние междуи2 максимально равно3. Выходным сигналом аналогового демодулятора является Х 3. При посимвольной обработке он преобразуется соответственно в , и в 11 что также соответствует безошибочному решению. Хэммингово расстояние между 1, и 1 равно 1Анализ рассмотренных случаев позволяет сделать следующие ьыводы: в области отождествления каждой разрешенной комбинации имеют;я двоичные комбинации, удаленные от разрешенных на максимально возможное (в пределах исправляющей способности кода) расстояние равное г.; посимвольное решение только в случае, когда указанное расстояние равно именно С, может быть или ошибочным(случай 1) или безошибочным (случаи 2 и 3),Из данных выводов следует, что вслучае, когда расстояние между выходной комбинацией порогового селектораи ей соответствующей выходной разрешенной комбинацией декодера равнорешение посимвольной процедуры неод 10 нозначно и с помощью алгоритма, реализуемого в известном устройстве, необходимо сформировать другую разрешенную кодовую комбинацию, с помощьюкоторой и разрешается указанная не 15 однозначность.Если же расстояние между указаннымикомбинациями меньше Т, то алгоритм,связанный с формированием второй разрешенной комбинацией, применять не20 имеет смысла, так как в этом случаевыходная комбинация (первая) с высокой степенью достоверности соответствует переданной.Теперь рассмотрим основные момен 25 ты обработки избыточных сигналов визвестном устройстве:а) если выходной аналоговый сигналдемодулятора есть Х, то на выходеоднопорогового квантизатора формиЗ 0 руется разрешенная двоичная кодоваяРкомбинация У 2, что фиксируется декодером, обнаруживающим ошибки. В данном случае ошибки отсутствуют и разрешенная кодовая комбинация У 2 выдаРется через элемент ИЛИ на выход известного устройства;б) выходной аналоговый сигнал соответствует сигнальной точке Х(фиг.2). В этом случае на выходе40 квантизатора формируется двоичная кодовая комбинация У 2, не являющаяся8разрешенной. Поэтому через декодер,обнаруживающий ошибки У подаетсяв декодер, исправляющий ошибки. Вы 45 ходная разрешенная кодовая комбинаРция 2 декодера, исправляющего ошибки,. записывается в блок регистровпамяти. В известном устройстве несразу анализируют тот факт что явР350 ляется 12 переданной или нет.Прежде выполняют следующие операции.С помощью двоичного регистра, решающего блока и сумматора по модулю дваеиз Х иУ формируют двоичную кодовую55 комбинацию Уу В случае, когдаявляется разрешенной комбинацией,оначерез декодер, обнаруживающий оьшлбки, и элемент ИЛИ выдается на выходчаюшихся ситуациях. 10 20 устройства. Б противном случае с помощьнт декодера, исправляющего ошибки, преобразуют в разрешенттую двоичцуто кодовую комбинацию, например, У . Далее 1 тт, записывают вРблок регистров памяти. В известном устройстве не сразу анализируют тотРфакт, что является тт переданной или нет,в) сигнал Х таков, что ему соответствует двоичная кодовая комбинация т РЯ этом случае крат - ность т оттотбки, которая перевелав 1 равна 1 с г, Это наиболее вероятная ситуация при обработке составных сигналов с избыточностью, формируемых ца основе ттлт:цтцтх и сверхдлинных кодов, для которых максимальная кратность ис - пртттлтттеыьтх онибак т:. Ллгортттт обработки соответствует алгоритму и. В. В этом случае переданной (с ттаттботтьтней вероятностью) будет являться первая выходндя комбинация декодера, цсцравлятощего ошибки,г) сигналу Х 1/Х, соответствует ,тттзоттчттая кодовая комоиттация/т / т.е. имеет место тат случай, когда крдтцость отштбки равна г = . И в этом случае в известном устройстве реализуется алгоритм п., что является целесообразным. Сттедоватетьтта В изтЗестттоы уст райстве в случае ситуации по п, 5, принятие решения является излишне длител. ты. Достаточно установить, что г ( С, и тогда выходная разрешенная комбинация декодера, исправляющего ошибки, будет являться переданной (вероятность этого событиявелика).Таким образом, в известном устройстве в наиболее часто встречатощихся ситуациях формируют вторую двоичную разрешенную кодовую комбттттаттито, что не является необходимым 11 рт этом функционирует декодер, исправляющий ошибки, формирователь импульса (ретттающий блок), являющиеся достаточно сложными устройствами. Это вызывает увеличение вероятности ошибочного приема составного сигнала с избыточностью в результате увеличения вероятности сбоя в декодере, исправлятощем ошибки, или в решающем блоке, чта является недостатком известного устройства. 30 35 40 45 50 55 Цель изобретения - повышение помехоустойчивости приема составных сигналов с избыточностью за счет уменьшения вероятности сбоя в декодере, исправляющем ошибки, и в решающем блоке путем исключения из процесса обработки сигналов указанных блоков в наиболее часа встреУказанная цель достигается тем, что в устройство для приема избыточных сигналов содержащее приемник, вход которого является входом устройства, выход приемника соединет с входом блока памяти,первый выход которого саедицец с первым входам формирователя управляющего сигнала и через пороговый селектор - с входом первого декодера, первый выход которого соединен с пертзттт входом элемецта И.1 И, второй выход - с входом первого регистра и с первым входом второго декодера, выход второго декодера соединен с ттервым входом блока регистров, первый выход которого соединен с вторым входом элемента ИЛИ, вторые выход и вход подключены соответственно к второму входу и к выходу формирователя угравляющего сигнала, вторые вьтходьт блока памяти соединены через формирователь импульса с соответствующими первыми входами блока сумматоров, второй вход которого подключен к ттертзоыу выходу первого регистра, выходы блока сумматоров соединены с соответствующими входами третьего декодера, первые выходы которого соединены с соответствутотцттми входами второго регистра, выход которого соединен с вторым входом второго деков дера, второй выход третьего декодера соецицен с третьим входом элемента ИЛИ, выход которого является выходом устройства, введены блок элементов И, сумматор, третий регистр и пороговый элемент, выходы третьего регистра соединены с соответствующими первыми входами блока элементов И, вторые входы которого подключены к соответствующим вторым выходам первого регистра, выходы соеди - пены с соответствующими входами суктатора, выход сумматора соединен через пороговый элемент с первым входом третьего регистра, второй вход которого подключен квыходу второго1107145 10 15 20 Составной сигнал с избыточностью из канала связи поступает в аналоговый демодулятор 1, в котором преобразуется в выходную совокупностьразностных элементарных сигналовХ = (ХХ. ХП) где и - количество элементарных сигналов в составном избыточном сигнале или коли 50 чество двоичных сигналов в кодовых комбинациях. Аналоговая коибинация Х запоминается в блоке 2 памяти. Далее аналоговые сигналы Х поступают на вход. порогового селектора 3, который преобразует их в двоичные символыХ; декодера, а выход соединен с четвертым входои элемента ИЛ.На фиг.1 представлена структурнаясхема устройства для приема избыточных сигналов 1 ца фиг.2 - геометрическая модель, поясняющая работуУстРойстваУстройство содержит приемник 1(аналоговый демодулятор), блок 2памяти, пороговый селектор 3, декодер 4, исправляющий ошибки, блок 5регистров, формирователь 6 управляющего сигнала, регистр 7, формирователь 8 импульса, блок 9 сумматоров по модулю. два, регистр 10,декодеры 11 и 12, обнаруживающиеошибки, элемент ИЛИ 13 и анализа -тор 14, в который входят блок 15элементов И, регистр 16, сумматор17 и пороговый элемент 18.Блок 5 регистров состоит из двухрегистров сдвига, в которые последовательно записывают две разрешенные комбинации, По управляющему сигналу из формирователя б эти 25комбинации считываются из блока 5в формирователь 6. По другому уп -равляющему сигналу комбинация содного из регистров считывается навыход устройства, 30Формирователь 6 управляющего сигнала определяет ту из двух разрешенных комбинаций блока 5, которая внаибольшей степени коррелироваца саналоговым сигналом Х. Формировательб выполнен на двух корреляторах ивычитателе,Формирователь 8 импульса определяет номер разряда минимального элементарного сит нала с выхода аналогового демодулятора 1 и ставитна его место единичный импульс.Устройство работает следующим образом.(1. = 1,п). Эти двоичные символы Х, образуют двоичную кодовую комбинацию ( = (, (о,,Ч,) которая поступает ца декодер 11. Если в декодере 11 не будет обнаружено ошибки, т.е. комбинацияявляется разрешенной кодовой комбинацией, то оца через элемент ИЛИ 13 выдается на выход устройства, после чего все блоки приводятся в исходное состояние, и устройство готово к обработке следующего входного сигнала.При обнаружении ошибок в Уона подается на вход регистра 7,гдезапоминается, и ца вход декодера 4,в котором отождествляется с ближайшейразрешенной кодовой коибцнациеиРКомбинациязаписывается в блок5 регистров и в анализатор 14.В анализаторе вычисляют хэимицгово расРстояние между комбинациямииЕсли это расстояние меньше кратностиисправляемой кодом ошибки, то 1 Рвыдается из анализатора через элемент ИЛИ 13 ца выход устройства ивсе блоки приводятся в исходное состояние, и устройство готово к обработке следующего входного сигнала.В противном случае из буферногоблока 2 памяти аналоговые разцостные сигналы параппельно считываютсяв формирователь 8 импульса, в котором определяется наииеныний изаналоговых сигналов. На выходе формирователя 8 формируется двоичнаякодовая комбинация У, в которой1единичный символ находится в разрядес теи же номером, что и наименьшийаналоговый символ. Другие (и)разрядов нулевые. После этого изрегистра 7 в блок 9 сумматоров помодулю два поступает двоичнаякодовая комбинация (, Номер.единичного разряда соответствует номерунаименьшего разностного сигнала навыходе аналогового демодулятора. Вблоке 9 сумматоров суммируются впараллельном коде двоичная кодоваякомбинацияи поступающая изрегистра 7 кодовая комбинация 1являющаяся грубой оценкой составногосигнала с избыточностью. В результате суммирования на выходе блока 9образуется двоичная кодовая комбинация (,Двоичная кодовая комбинация (2подается в декодер 12, обнаруживающий ошибки. В декодере 12 коибина-г 07145 ставитель М, Никуленковхред М.Гергель Корректор А. Тяск Ре,дркто ека За 477 филиал ППП "Патент", г, Ужгород, ул. Проектная,Тираж 568 ВНИИПИ Государственного ком по делам изобретений и от 035, Москва, Ж, Раушская