Патенты с меткой «мажоритарных»

Номер патента: 269610

Опубликовано: 01.01.1970

Автор: Титов

МПК: G06F 11/18

Метки: мажоритарных, параметронах, цепей

...4 и 7 рису 1- ствуют сигналы 1.Соответственно, на выходах схем 2 и 8 будет сигнал О, а на выходах схем 5, 6, 8, 9 - сигнал 1, поскольку выходы изоыто шых цепей 1, 4 и 7 подключены на все свободные входы схем 2 и 3, 5 и б, 8 и 9 соответственно, т. е. контролируемые сигналы приходят ца указанные схемы, по крайней мере, двойцои ицтен. сивности и принудительно устанавливаот цх в то же состояние, в котором находятся оцц сами.На выходе схемы 12 совпадения появится сигнал 1, так как параметрон 22 установится в 1 единичным сигналом с выхода собирательной схемы 5 и инверсией нулевого сигнала с выхода схемы д совпадения, а параметрон 23 пропустит этот сигнал 1 на выход благодаря разрешаюгцсму сшналу с собирательной схемы 8. 1,алсс этот сигнал 1...

Номер патента: 384191

Опубликовано: 01.01.1973

МПК: H03K 19/162

Метки: выполнения, логических, мажоритарных, операций, пороговых

...операцию коныонкции, если предыдущим состоянием был нуль и операцию дизьюцкцип, если предыдущим состоянием былаедцйпца.Это можно представить таике логическойс 11 уикццей О,. 1=-ХУО, Р(ХОУ) О с,При большом числе входных сигналов иотличном от единицы весе сигнала памятиможно реализовать сщс более сложные логиЧЕСКИЕ 1 УНКЦ 1 И.Если один из входных сигналов подвергнуть инверсии, как показано на фиг. 4, тополучается триггер с двумя входамц, Вход Хявляется входом установки единицы, а входУ - входом установки нуля.При таком способе построения схем параМЕтРОЦЫ МОГУТ РаССМс 1 ТРПВЯТЬСЯ ТЯКжЕ КЯКпороговые элементы с переменпым порогом,зависящим от результата логической операции в предыдущем такте. Это свойство используют при построении...

Номер патента: 543174

Опубликовано: 15.01.1977

Автор: Ключко

МПК: H03K 5/01, H03M 13/51, H04L 17/30 ...

Метки: двоичных, декодирующее, избыточностью, кодов, мажоритарных, многократном, повторении, сообщений, циклс, ческих

...порогам срабатывания, подключены к соответствующим входам блока сравнения непосредственно и через блок памяти.На чертеже приведена структурная электрическая схема предлагаемого устройства.Декодирующее устройство для циклических мажоритарных двоичных кодов с избыточностью при многократном повторении сообщений ".одержит блок 1 сравнения и блок 2 памяти, при этом выходы счетчиков 3-1, 3-2,.3-к мажоритарных проверок, соответствующих различным порогам срабатывания, подключены к соответствующим входам блока 1 сравнения непосредственно и через блок 2 памяти.Предлагаемое устройство работает следующим образом.Результаты мажоритарных проверок вводятся в соответствующие счетчики 3-1, 3-2,З-к, После приема и обработки ттт повторений,...

Номер патента: 705451

Опубликовано: 25.12.1979

Авторы: Конофьев, Толмачев

МПК: G06F 11/00

Метки: мажоритарных, схем

...5 сравнивает последовательность генератора 1 и последовательность, поступающую со схемы3 И, В том случае, если схема 3 Изакрыта, сумматор 5 вырабатываетсигнал, управляющий реверсом распределителя 4 и запоминающийся счетчиком импульсов 7,Устройство работает следующимобразом.Перед работой устройство должнобыть приведено в исходное состояние.Это осуществляется подачей командыфИСХОДНОЕфф на вход устройствасброса.Устройство запускается подачейкоманды фПУСКф на генератор 1,Первый тактовый импульс через схему3 И поступает на реверсивный распРе 65 делитель 4, с первого канала которого шифратором Формируется первый такт тестового набора - включается 1-й канал мажоритарной схемы 9.При правильной работе мажоритарная схема 9 не выдает сигнала...

Номер патента: 1015389

Опубликовано: 30.04.1983

Авторы: Максимов, Мохнобров, Розанов, Фролов

МПК: G06F 11/18

Метки: блоков, мажоритарных

...И, а выход третьего алементаЗАПРЕТ через второй алемент задержкиподвпочен к второму входу третьегоалемента ИЛИ, выход которого соединен.с входами установки нуля первых счетчиков,На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит генератор 1 тактовых иьшульсов, компаратор 2, первый. элемент И 3, реверсивный распределитель 4, сумматор 5, шифратор 6, мажоритар;. ный блок 7, вторые алементы И 8, первые счетчики 9, первый алемент ИЛИ 10, третий элемент ИЛИ 11, второй элемент ИЛИ 12, четвертый элемент ИЛИ 13, вторые счетчики 14, первый, второй и третий элементы ЗАПРЕТ 15 - 17 соответственно второй элемент 18 задержки, первый алемент 19 эадеркки, выходы 20 - 22 вторых счетчиков и элемент НЕ 23.Счетчики 9 и 14 служет...

Номер патента: 1117643

Опубликовано: 07.10.1984

Авторы: Ковтун, Толмачев

МПК: G06F 11/26

Метки: мажоритарных, схем

...шифратор 4; три выхода которого соединены с соответствующимивходами объекта 3 контроля, сумматор5 по модулю два, первый элемент И 6,при этом первый выход генератораимпульсов такта соединен с первымивходами элемента И 6 и сумматора 5по модулю два, реверсивный распределитель 7, первые шесть выходовкоторого соединены с шестью входами шифратора, узел 8 сброса и запука, первые два входа 9 и 10 которогоявляются управляющими, третий соединен с вторым выходом генератора1 импульсов такта, а четвертый ипятый соединены соответственно с вторым и седьмым выходами распределителя;, счетчик 11 импульсов, первыйвход которого соединен с выходом сумматора 5 по модулю два и первым входом распределителя 7, а выход "с шестым входом узла 8 сброса...

Номер патента: 1349011

Опубликовано: 30.10.1987

Авторы: Данилин, Ковалев, Козленко, Портной

МПК: H03M 13/51

Метки: блоковых, декодер, кодов, мажоритарных

...Условие (1) выполняется 50 55 вЬ, егде Ь - элемент ортогональной проверки;3 1,И - символ 3-й проверки;е, - символ ошибки на 1-й позиции,суммирование проводится по модулю Чв пределах + Ч/2.После обработки в блоке 5 усреднения на его выходах 27 образуетсясумма (обычная) 301ам1=Если -0,5( 0,5, то считается,что ошибки не было.В случае 0,5с 1,5 считается,что ошибка равна 1, а в случае- 1,56с -0,5 считается, что ошибкаравна - 1 и т.д.В процессе декодирования декодер40"ошибается" в некотором символе только в том случае, если выполняется одно иэ условий хотя бы для одной проверки: 4-1только в случае еслисиФ+ 2й но в одной проверке име 2ется не менее Ч/2 "плюс" или "минусединиц".В случае использования кодов с параметрамии-и= Ч +Ч+1, 1= -- , й =...