Устройство для приближенных вычислений

/О Госу арстаениыИ кои ссср едаи изобрете и открытиИ(54) УСТРОЙСТВО ДЛЯ ПРИБЛИЖЕ ВЬЯИСЛЕНИР Напряжений, управляющих разряднологической матрицей.3. Трудности в разработке математического обеспечивания связанные спроблемами получения разрядных уравнений, о т л и ч а ю щ и х с я отисходных конечно-разностных уравнений.Наиболее близким по техническойсущности является устройство для моделирования защиты теплопроводности12), содержит блок ввода, соединенный с сумматором, блок умножения, двапоследовательно-параллельных регистрасоединенных зыходами с блоком шаговой коммутации и с блоком умножения,соединенным с сумматором, выход которого соединен со входом одного изрегистров,Укаэанное устки, позволяющиетеплопроводности(к(к фетствуюуравне ао а ей системый вида путемконечн ешения сост -разностных 1+ ++о О; Изобретение относится к области цифровой вычислительной техники и может быть использовано при конструировании и разработке специализирован- ных устройств, предназначенных для решения дифференциальных уравнений в частных производных и интерполяции функций с помощью сплайнов.Известное цифровое устройство для решения дифференциальных уравнений в частных производных, основанное на принципе разрядно-аналоговой переработки информации, состоит иэ разрядно-.логической матрицы, построен ной на вентильных схемах, на выходных шинах которой выдаются последовательности, импульсов, соответствующие парным произведениям разрядов чисел, поступающие на входы реверсивного 2 О сумматора, на выходе которого вырабатывается решение конечно-разностного уравнения 11 . Недостатками этого устройства являются:1. Большой объем оборудования, 25 связанный, например, с необходимостью использования 2 п входных сумматоров для и-разрядных чисел.2. Трудности автоматизации процесса решения, связанные с выработкой 30 ройство содержит блорешать уравнениекоторая в матричном виде запишетсяА=ч, (2)где А - матрица с компонентами а;,П, 9 - вектора с компонентами И ,Таким образом, известное устройствореализует одну из задач теории приближенных вычислений - решение дифференциального уравнения в частныхпроизводных методом конечных разностей. Недостатком устройства является то, что на нем нельзя реализоватьтехнически близкую задачу сплайновойинтерполяции функций, в частности,с помощью кубических сплайнов,поскольку отсутствуют блоки, позволяющие вычислить некоторые коэффициенты сплайна, не являющиеся решением уравнения (2).Целью изобретения, является расширение класса решаемых устройством задач.С этой целью в устРойство, содержащее блок ввода, блок умножения,первый сумматор, первый,и второйрегистры, причем первый вход блокаумножения подключен к выходу первогорегистра, второй вход блока умножения подключен к выходу второго регистра, третий вход блока умноженияподключен к выходу блока ввода, первый вход первого регистра подключенк выходу первого сумматора, первыйвход второго регистра подключен к выходу первого регистра, вход первого.суь)матора подключен к выходу блокаумйожения, вторые входы первого ивторого регистров объединены и являются входом занесения начальнЫх условий устройства, третьи входы первого и второго регистров объединеныи являются управляющим входом устройства, вход блока ввода являетсявходом устройства,.выход первого регистра является выходом устройства,дополнительно введены второй сумматор, третий регистр, первой ивторой вычитатели, причем первыевходы первого вычитателя и второгосумматора подключены к выходу первого регистра, вторые входы первоговычитателя и второго сумматора подключены к выходу блока ввода, входтретьего регистра объединен совторыми входами первого и второгорегистров, первый вход второго вычитателя подключен к выходу третьегорегистра, второй вход второго вычитателя подключен к выходу второгосумматора, четвертый вход блока 55умиожения подключен к выходу первоговычитателя, пятый вход блока умножения подключен к выходу второго вычитателя, управляющий вход блока умножения объединен с управляющими входами первого и второго регистров.Структурная схема устройства представлена на чертеже.Устройство содержит первый регистр 1, второй регистр 2, блокввода 3, блок умножения 4, первый сумматор 5, первый вычитатель 6, второй сумматор 7, третий регистр 8, второй вычитаталь 9.Выход 10 первого регистра. 1 является выходом устройства, вход 11 блока ввода 3 является входом Устройства. На вход 12 подаютсй начальные условия. По входу 13 - управляющий сигнал.В процессе работы устройства матричное уравнение (2) решается итерационным методом У =+9 А" (3), где К - номер итерации, 9 итерационный параметр. Группируя подобные члены в правой части (3), алгоритм решения уравнения (2) всегда можно представить в виде (1) с коэффициентами а, который и реализует устройство йри решении дифференциального уравнения в частных производных, представляющегося в теории приближенных вычислений в виде уравнения (2) при помощи метода конечных разностей. Сплайновая интерполяция осуществляется следующим полиномамГ(Х= ЕОЗ.СХ Х) (4)где ,1 - коэффициенты,х;, х х1 - номер узла интерполяции. При этом 1); = Й, где Г; - табличнаяРфункция, заданная в узлах интерполяции, Б удовлетворяют уравнениюто есть уравнению (1) приОстальные коэффициенты полинома (4)определяются по формулам21.1 2,О -О3 ъь;Работа устройства происходит следУющим образом.В регистры 1, 2 по управляющемусигналу на входе 13 со входа 12 записываются начальные условия. Значение Б, поступает с выхода регистра 1 на первый вход блока умножения 4, на второй вход которого поступают начальные условия с выходарегистра 2, а на третий вход прихоо одят значения (1+, Ц;с выходов10 соседних устройств, подключенныхко входу 11 блока ввода 3. Указанные величины умножаются в блокеумножения 4 на соответствующие коэффициенты а 1. Полученные произведения суммируются на.первом сумматоре 5, образуя значение У, полученное на 1-й итерации работы устройства. Аналогично получаются значения Б нак2-й и т.д., Б на к-й итерации работы устройства, При этом по управляюц)ему сигналу с входа 13, поступающему на управляющий вход блока умножения 4 величины, поступающие на его четвертый и пятый входы, умножаются на нулевые коэффициенты и блоки б, 7, 8, 9 никакого влияния на работу устройства не оказывают. После окончания итерационного процесса в первом регистре 1 имеется решение 1); матричного уравнения (2) . Если решается нестационарное дифференциальное уравнение в частных производных, то значение Б есть рещение на некотором временном слое и переписывается по управляющему сигналу на входе 13 из первого регистра 1 во второй регистр 2 в качестве начального условия для следующего нременного слоя, на котором повторяется итерационный процесс (3) для,решения уравнения (2), Если устройство осуществляет сплайновую интерполяцию табличной функции Й,(,то значение1 есть коэффициент Укубического полинома (4) и поступает с выхода первого регистра 1 на второй вход блока умножения 4, где умножается на величину (х - х) Одновременно значение У с выхода первого регистра 1 поступает на первый вход. первого вычитателя б, на второй вход которого приходит значение Бс) выхода 10 соседнего устройства, подключенного ко входу 11 блока ввода 3, С выхода первого вычитателя б разность (о ) 1 - Б ) ) поступает на четвертый вход блока умножения 4, где умножается на - ) образуя согласно формулам (5) значение 01 и на величину (х, - х) Кроме того Б,;э )с выхода первого регистра 1 поступает на первый вход второго сумматора 7, на второй вход которого приходит Б, 1 Сумма (У, + Уд; 1) поступает с вйхода второго сумматора 7 на первый вход второго вычитателя 9, на второй вход которого из третьего регистра 8 приходит, записанное в него со входа 12 значениеЬ И 11;)Ъ 5 10 15 20Полученная разность поступает с выхода второго вычитателя 9 на пятый вход блока умножения 4, где умножается на +,образуя согласно формуЪлам (5) значение У; и на величину (Х - Х) . Полученные в блоке умножения 4 произведения, а также 30 35 40 45 50 55 60 65 значение У;, записанное во второй регистр 2 со входа 12 и проходящее через блок умножения 4 без изменений, сумьяруются первым сумматором 5, образуя согласно формуле (4) искомое значение функции в точке Х, которое записывается н первый регистр 1 и хранится в нем.Реализацию, предлагаемого устройства можно осуцествить на основе микросхем серий К 178, К 502.Введение второто сумматора, третьего регистра и двух вычитателей выгодно отличает предлагаемое устройство от прототипа, так как позволяет вычислить все коэффициенты полинома, используемого при сплайновой интерполяции функции и расширить круг решаемых задач теории приближенных нычислений по сравнению с прототипом, осуществляющим только решение дифференциальных ураннений. Расширение класса решаемых задач за счет решения задачи сплавлоной интерполяции и определяет положительный эффект устройства.Формула изобретенияУстройство для приближенных вычислений, содержащее блок ввода, блок умножения, первый сумматор, первый и второй регистры, причем первый вход блока умножения подключен к выходу первого регистра, второй вход блока умножения подключен к выходу второго регистра, третий вход блока умножения подключен к выходу блока ввода, первый вход первого регистра подключен к выходу первого сумматора, первый вход второго регистра подключен к выходу первого (регистра) вход первого сумматора подключен к выходу блока умножения, вторые входы первого и второго регистров объединены и являются входом занесения начальных условий устройства, третьи входы первого и второго регистров Объединены и являются управляющим входом устройства, вход блока ввода является входом устройства, выход первого регистра является выходом устройства, о т л и- чающее с я тем, что, с целью расширения класса решаемых задач в устройство ннедены второй сумматор, третий регистр, первый и второй вычитатели, причем первые нходы первого вычитателя и второго сумматора подключены к выходу первого регистра, вторые входы первого вычитателя и второго сумматора подключены к выходу блока ввода, нход третьего регистра объединен со нторыми входами первого и второго регистров, первый вход второго вычитателя подключен к выходу третьего регистра, второй вход второго вычи711577 итель Состаедактор Э. Губницкая Техасе ешетн М. Пе 751 рстве обрет%-35,акаэ 9 4 ужгород,оектн ф тателя подключен к выходу второго сумматора, четвертый вход блока умножения подключен к выходу первого вычитателя, пятый вход блока умножения подключен к выходу второго вычитателя, управляющий вход блока умножения объединен с управляющими входами первого и второго регистров.Источники информации, принятые во внимание при экспертиэе 37 Тираж ЦНИИПИ Госуд по делам и 113035 Москва, ал ППП Патент, г 1. Пухов Г.Е. Цифровые сетки параллельно-последовательного действия. для интегрирования дифференциальных уравнений. Электроника и моделирование. вып, 3, Киев, 1974; 2. Авторское свидетельство СССРМ 373735, кл, 6 06 Р 15/00, 1972(прототип),А. Шмид тко Корректор Подписное нного комитета С ений и открытий Раушская наб. П