Устройство для вычисления полинома второй степени

102 б 140 сравнения и является первым входомзадатчика данных, второй вход которого соединен с первым информационным входом блока сравнения, второйинформационный вход которого соеди.нен с выходом элемента задержки, второй вход которого соединен с выходомэлемента ИЛИ и первым входом первогоэлемента И, второй вход которого соединен с входом третьего коммутато"ра и прямым выходом ПР-триггера,П-вход которого подключен к первомувыходу первого коммутатора, второйвыход которого является вторым выходом задатчика данных, выход первого разряда распределителя импульсовсоединен с первым выходом задатчика "фданных и входом сброса блока сравнений, выход которого соединен .с первымвходом второго элемента И, второй вход 5 101Изобретение относится к автомати-,ке и вычислительной технике и предназначено для вычисления полиномавторой степени.Известен квадратор, содержащий два счетчика, блок умножения, сумматор, два элемента задержки и элемент ИЛИ 1 .Недостаток такого квадратора заклю чается в ограниченных функциональных возможностях, которые не позволяют формировать полином второй степени,Наиболее близким техническим решением к предлагаемому является квадратор, содержащий первый регистр сдви га, второй регистр сдвига, сумматор, первый элемент ИЛИ, второй элемент ИЛИ, элемент И, элемент задержки, триггер, причем выход первого регистра сдвига соединен с первым входом сумматора, выход которого соединен с информационным входом первого регистра сдвига, выход второго регистра сдвига соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом элемента задержки, вход которого соединен с прямым выходом триггера, вход сброса которого соединен .с выходом второго регистра сдвига, инверсный выход триггера соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, а выход соединен с информационным входом второго регистра сдвига, выход которого соединен с первым входом второго элемента ИЛИ21.Недостаток устройства заключается в ограниченных,функциойальных возможкоторого соединен с выходоми-го разряда распределителя импульсов, с информационным входом генератора одиночных импульсов и с Р-входом ВР"триггера, вход первого коммутатора соединенс выходом генератора одиночных импульсов, управляющий вход которогосоединен с выходом второго коммутатора, вход которого соединен с выходом элемента НЕ, вход которого за-.землен,.выходы распределителя импульсов соединены с входами четвертогокоммутатора, выходы которого соединены с входами элемента ИЛИ, выходыс третьего по седьмой задатчика данных соединены соответственно с выходом второго элемента И, первым,вторым, третьим выходами третьего коммутатора и выходом первого элемента И. 2ностях, которые не позволяют формировать полином второй степени.Цель изобретения - расширение функ циональных возможностей.Поставленная цель достигается тем, что в устройство введены третий регистр сдвига, второй сумматор, задатчик данных, второй триггер, второй элемент И, третий элемент И, генера-; тор тактовых импульсов, причем выход генератора тактовых импульсов, соединен с первым входом задатчика данных, второй вход которого соединен с выходом первого зле мента И, первый выход задатчика данных соединен с первым входом второго элемента И, второй вход которого соединен с прямым выходом второго триггера и гервым входом третьего элемента И, второй вход которого соединен с выходом второго сумматора, первый вход которого соединен с выходом второго элемента ИЛИ, вторбй вход.которого соединен с информационным,входом первого триггера и выходом 2 второго элемента И, второй выход задатчика данных соединен с информационнымвходом второго триггера, вход сбросакотброго соединен с третьим выходомзадатчика данных, четвертый выход ко торого соединен с входом запуска первого регистра сдвига, вход синхронизации которого соединен с входомсинхронизации второго и третьего регистров сдвига, входом синхронизации 35 элемента задержки и выходом генератора тактовых импульсов, пятый и шестойвыходы задатчика данных соединены со-Задатчик 7 данных (фиг, 21 содержит распределитель 16 импульсов, гене ратор 17 одиночных импульсов, коммутаторы 18-21, блок 22 сравнения, РР-триггер 23, элементы 24 и 25 И, элемент 26 задержки, элемент 27 ИЛИ, элемент 28 НЕ, входы 29 и 30 и семь выходов 31-37.В устройстве количество и регистров 1-3 сдвига выбирается из условия и Ъ 2 щ+ 2, где в определяет максимально допустимое значение 2 аргу" мента и параметров В и С.Устройство вычисляет полином второй степени у = х + В х + с и работает следующим образом.В исходном состоянии в регистр 1 сдвига записывается двоичный код параметра С, регистр 2 сдвига находится в нулевом состоянии, а в регистр 3 сдвига записывается параметр В. Триггеры 8 и 9 находятся в нулевом состоянии.Запись информации в регистры 1-3 сдвига выполняется с помощью задатчи-. ка 7 данных следующим образом,В режиме ввода исходных данных коммутатором 18 подключают выход гене ратора 17 одиночных импульсов к Р-входу триггера 23. Коммутатором 21 вь 1 бирают один нз.регистров 1-3 сдвига.Например, выбор регистра 1 сдвигаобеспечивается подключением черезкоммутатор 21 и выход 34 прямого выхода триггера 23 к входу записи регистра 1 сдвига, Из сигналов генератора 4 т-ктовых сигналов распределитель 16 Формирует на и выходах и последовательностей импульсов длитель-. ностью 7 , периодом Т = и ь, и сдвинутых друг относительно друга на время=1 где Ю - частота тактовыхсигналов. С помощью коммутатора 20набирают требуемыйдвоичный код, например, параметра С. Коммутатор 20подключает в единичных разрядах соответствующий выход распределителя16 к входу элемента 27 ИЛИ, на выходе которого формируется последовательный двоичный код. Затем коммутаторы 19 подают с выхода элемента28 НЕ сигнал логической единицы, незапускающий вход генератора 17, который пропускает на выход один им"пульс и"го выхода распределителя,16.Выходной импульс генератора 17 через.коммутатор 18 устанавливает триггер23 в единичное состояние, в котором он находится и тактов и сбрасывается в нулевое состояние после окончания следующего импульса на и-м выходе распределителя 16. Единичныйсигнал прямого выхода триггера 23 открывает элемент 24 И, через который последовательный и-разрядный двоичныйкод параметра С поступает по выходу37 на вход ввода данным регистра 1сдвига, на входе записи которого в и третьего регистров сдвига, выходтретьего регистра сдвига соединен свторым входом второго сумматора и сосвоим информационнйм входом, седьмойвыход задатчика данных соединен свходами ввода данных первого, второгои третьего регистров сдвига, выходтретьего элемента Исоединен с вторым входом первого сумматора.Задатчик данных содержит РР-триггер, распределитель импульсов, элементзадержки, элемент ИЛИ, блок сравнения,генератор одиночных импульсов, элемент НЕ, первый и втброй элементыИ, первый, второй, третий и четвертый коммутаторы, причем вход распределителя импульсов соединен с первымвходом элемента задержки, с управляю-,щим входом блока сравнения и является первым входом эадатчика данных,второй вход которого соединен с первым информационным входом блока сравнения, второй информационный вход ко-.торого соединен с выходом элементазадержки, второй вход которого соединен с выходом элемента ИЛИ и первым 25входом первого элемента И, второйвход которого соединен с входом третьего коммутатора и первым выходомРР-,триггера, Р-вход которого подключенк первому выходу первого коммутатора, ЗОвторой выход которого является вторым выходом задатчика данных, выход первого разряда распределителяимпульсов соединен с первым выходомзадатчика даннйх и входом сброса бло. З 5ка сравнения, выход которого соединен с первым входом второго элементаИ, второй вход которого соединен свыходом и-го разряда распределителяимпульсов, с информационным входомгенератора одиночных импульсов и с 4 ОР"входом РР-триггера, вход первогокоммутатора соединен с выходом генератора одиночных импульсов, управляющий вход которого соединен с выходом второго коммутатора, вход которого соединен с выходом элемента НЕ,вход которого эаземлен, выходы распре.делителя импульсов соединены с входами четвертого коммутатора, выходы ко.торого соединены с входами элемента 50ИЛИ, выходы с третьего по седьмойэадатчика данных соединены соответственно с выходом второго элементаИ, первым, вторымр третьим выходамитретьего коммутатора и выходом пер 55вого элемента И,1На фиг. 1 изображена структурнаясхема устройства; на фиг. 2 - струк турная схема задатчика данных,Устройство содержит регистры 1-3 60сдвига, генератор 4 тактовых сигналов, сумматоры 5 и 6, задатчик 7данных, ЙБ-триггер 8, Ятриггер 9,элемент 10 задержки, элементы 11 и12 ИЛИ, элементы 13-15 И. 65ЗО это время действует также единичный сигнал прямого выхода триггера 23. В результате под действием выходных сигналов генератора 4 тактовых сигналов в и-разрядный регистр 1 сдвига .записывается двоичный код параметра С. Аналогичным образом в и-разрядные регистры .2 и 3 записываются нулевой код и в двоичный код параметра В соответственно.(ОПосле ввода исходных данных в регистры 1-3 сдвига с помощью коммутатора 18 подключают выход генератора 17 одиночных импульсов к шине 32, ко торая соединена с Б-входом триггера 8. С помощью. коммутатора 20 набирают (5 двоичный код требуемого значения аргумента х, последовательный двоичный код которого начнет действовать на выходе элемента 27 ИЛИ. После этого с помощью коммутатора 19 запускают ге 2 О нератор 17 одиночных импульсов, на вы" .ходе которого Формируется одиночный импульс, устанавливающий триггер 8 в единичное состояние. Едииичный сигнал прямого выхода триггера 8 откры вает элементы 14 и 15 И, подключая Б-вход триггера 9 в первому выходу распределителя 16 и выход сумматора 6 к второму входу сумматора 5 соответственно.Первый импульс первого выхода распределителя 16 устанавливает триггер 8 в единичное состояние и поддерживает его в этом состоянии в течение всего первого такта. Сигнал инверсного выхода триггера 9 закрывает элемент 13 И на время первого такта и в первом (младшем) разряде регистра 1 сдвига записывается нулевой код с выхода элемента 13 И. Одновременно в течении первого такта единич-,40 вый сигнал с выхода элемента 14 И про-. ходит через элемент 12 ИЛИ на первый вход сумматора 6, на второй вход которого под действием тактовых импульсов генератора 4 сдвигается с выхода ре гистра 3 последовательный двоичный код параметра В, На выходе сумматора б формируется последовательный двоичный код суммы 1 + В, который через элемент 15 И лоступает, начиная с 5 О младшего разряда, на второй вход сумматора 5, на первый вход которого с выхода регистра 1 сдвигается, начиная с младшего разряда, последователь- ный двоичный код параметра С. На вы-, 55 ходе сумматора 5 формируется последовательный двоичный код суммы 1 + В + С, котоРый записывается в регистр 1 сдвига под действием тактовых сигналов генератора 4.60В втором такте триггер 9 возвращается в нулевое состояние под дейСтвием нулевого сигнала выхода регистра 2 сдвига, поступающего на инверсный Й-вход. ЕдиниЧныйсигнал на инверсном вихор,триггера 9 от крывает элемент 13 И, который подключает информационный вход регистра 2 сдвига к выходу элемента 11 ИЛИ, на первом входе которого действует сигнал логической единицы выхода элемента 10 задержки на такт. В второй разряд регистра 2 сдвига записывается единичный код удвоенного текущего значения аргумента.Спустя и тактов после поступления первого импульса на Б-вход триггера 9 с перво о выхода распраделителя 16 через элемент 14 И поступает второй импульс, который устанавливает вновь триггер 9 в единичное состояние, а также через элемент 12 ИЛИ.поступает на первый вход сумматора 6 во время поступления на его второй вход младшего разряда, параметра В с выхода регистра 3. В последующие такты на выходе элемента 12 ИЛИ будет действовать последовательный двоичный код удвоенного значения аргумента 2 х; , сдвигаемый с выхода регистра 2 йод действием тактовых сигналов генератора 4Таким образом, на выходе элемента 12 ИЛИ Формируется последовательный двоичный код величины 2 х+ 1, который суммируется сумматором 6 с двоичным кодом параметра В и затем суммируется сумматором 5 с предыдущим значением полинома 3,. В регистре 1 сдвига накапливается текущее значение полинома, равноеу. = 2 х+ 1 + В + у; (,1) или яУ 1 =х 1 +Вх 1+С (2) где У = С х = О, = 1,2,3ооТриггер 9 в втором цикле вычислений ( =2) возвращается в нулевое со,стояние нулевым сигналом третьего разряда регистра 2 сдвига, что приводит к записи единичного кода в третий разряд регистра 2 сдвига благодаря действию в течение такта на выходе элемента 10 задержки единичного сигнала, который через элементы 11 ИЛИ и 13 И поступает на информационный вход регистра 2 сдвига.В дальнейшем устройство Функционирует аналогичным образом, реализуя соотношение ( 1) до тех пор, пока текущее значение аргумента х не достиг нет заданного значения. В этом случае в задатчике 7 данных срабатывает блок 22 сравнения. Элемент 27 ИЛИ и коммутатор 20, на котором установлен двоичный код заданного значения аргумента, формирует из выходных сигналов распределителя 16 последовательный двоичный код заданного значения аргумента, который, задерживаясь на такт элементдм 26, поступает на первый вход блока 22 сравнения, на второй вход которого по входу 30 с выхода элемента 13 И поступает последовательный двоич ный код удвоенного текущего" значенияаргумента, В случае равенства текущего и заданного значений аргумента навыходе блока 22 формируется сигнал логической единицы,который открываетэлемент 25, И. Импульсный сигнал последнего выхода распределителя 16 проходит через элемент 25 И на выход 33,по которой поступает на к-вход тригге-.ра 8, сбрасывая его в нулевое состояие. Триггер 8 в нулевом состояниизакрывает элементы 14. и 15 И. В результате в регистре 1 сдвига, информационный вход которого соединен через сумматор 5 с его выходом, фиксируется двоичный код полинома УхВх + С, соответствующий заданному значению аргумента, установленному на ком мутаторе 20 эадатчика 7 данных,Таким образом, предлагаемое устройство по сравнению с прототипой позволяет вычислять помимо квадратичной функции У щ х также и полином втьрой степени ух + Вх + С.1026140 оставитель Л. Медвехред М, Тепер Корректор Г. Решетник тор Е, Лушников дписное Заказ 4559/40ВНИИ по 113035Филиал ППП "Патент", г. Ужгород, ул. Проектная,Тираж 706Государственноголам изобретенийосква, Ж, Рауш митета СССРткрытийая наб., д. 4/5