Устройство для пердачи и приема командных псевдослучайных последовательностей

САН ИЕ ОП ИИЗОБРЕТЕНИЯ и 11655 ОЗЗ Союз Советских Социалистических РеслубликВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1) Дополнительное к авт. свид) Заявлено 15,06.77 (21) 24966 У 51) М. Кл.- Н 04. 17(0 3(1 8-0 с присоединением заявки Ме(45) Дата опубликования описания 30.03.7(72) Авторы изобретения Соколова ф. Г, Гордон, М. Я, Вертлиб и(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМ КОМАНДНЫХ ПСЕВДОСЛУЧАЙНЪХ ПОСЛЕДОВАТЕЛЬНОСТЕЙУстроиство для передачи и приема командных псевдослучайных последовательностей касается электросвязи и может быть использовано для обмена большим количеством служебных команд. 5Известно устройство для передачи и приема командных псевдослучайных последовательностей, содержащее на передающей стороне датчик кодов раздела и коммутатор, к входам которого подключены 10 соответственно выходы формирователя каналов, блока ввода команд, блока управления и регистра сдвига, к входу которого подключены выходы коммутатора через сумматор по модулю два, а на приемной 15 стороне - дешифратор кода Пуск, выход которого подключен к входу селектора каналов, каждый выход которого подключен к соответствующим входам дешифраторов команд через соответствующий блок 20 интеграторов кодов, к другому входу которого подключен соответствующий выход анализатора кодов 1.Недостатком описанного устройства является его низкое быстродействие, 25Цель изобретения - повышение быстродействия устройства для передачи и приема командных псевдослучайных последовательностей.Для этого в устройство для передачи и 30 приема командных псевдослучайных последовательностей, содержащее на передающей стороне датчик кодов раздела и коммутатор, к входам которого подключены соответственно выходы формирователя каналов, блока ввода команд, блока управления и регистра сдвига, к входу которого подключены выходы коммутатора через сумматор по модулю два, а на приемной стороне - дешифратор кода Пуск, выход которого подключен к входу селектора каналов, каждый выход которого подключен к соответствующим входам дешифраторов команд через соответствующий блок интеграторов кодов, к другому входу которого подключен соответствующий выход анализатора кодов, на передающей стороне введены последовательно соединенные первый ключ и первый дополнительный сумматор по модулю два, при этом к другому входу первого дополнительного сумматора по модулю два подключен соответствующий выход регистра сдвига, а к входам первого ключа подключены соответственно дополнительный выход блока управления и выход датчика кодов раздела, к входам которого подключены соответствующие выходы формирователя каналов и блока управления, а на приемной стороне введены приемник кодов раздела, второй ключ, второй дополни3тельный сумматор по модулю два, элементы ИЛИ и элемент И, при этом вход дешифратора кода Пуск соединен с входами второго дополнительного сумматора помодулю два непосредственно и через последовательно соединенные приемник кодовраздела и второй ключ, к другому входукоторого подключен соответствующий выход селектора каналов, к другим входамприемника кодов раздела подключены соответственно дополнительный выход дешифратора кода Пуск и выход элемента И,к входам которого подключены выходыблоков интеграторов кодов через соответствующие элементы ИЛИ, а выход второго 15дополнительного сумматора по модулю дваподключен к входу анализатора кодов.На фиг. 1 приведена структурная электрическая схема передающей части описываемого устройства; на фиг. 2 - то же 20приемной части,Устройство для передачи и приема командных псевдослучайных последовательностей содержит на передающей сторонедатчик 1 кодов раздела, коммутатор 2, формирователь 3 каналов, блок 4 ввода команд,блок 5 управления, регистр 6 сдвига, сумматор 7 по модулю два, первый ключ 8 ипервый дополнительный сумматор 9 по модулю два, на приемной стороне - дешифратор 10 кода Пуск, селектор 11 каналов,дешифраторы 12 команд, блок 13 интеграторов кодов, анализатор 14 кодов, приемник 15 кодов раздела, второй ключ 16, второй дополнительный сумматор 17 по модулю два, элементы ИЛИ 18, элемент И 19,причем блок 13 интеграторов кодов состоитиз элементов И 20 и интеграторов 21, а анализатор 14 кодов - из регистра 22 сдвигаи сумматоров 23, 24 по модулю два. 40Устройство для передачи и приемакомандных псевдослучайных последовательностей работает следующим образом.При включении устройства из блока 5 управления в коммутатор 2 поступает сигнал, 45осуществляющий подключение логическойобратной связи к регистру 6 сдвига, обеспечивающий формирование кода Пуск. Одновременно сигналом из блока 5 управления закрывается первый ключ 8, а датчик 501 кодов раздела устанавливается на передачу первого кода раздела (первый образующий полином). На приемной стороне дешифратор 10 кода Пуск обеспечиваетсинхронизацию селектора 11 каналов и устанавливает приемник 15 кодов раздела врежим вычитания из поступающей информации первого кода раздела.При поступлении очередной командыблок 4 ввода команд с помощью коммутатора 2 и сумматора 7 по модулю два образуют п датчиков псевдослучайной последовательности, гдеа - число каналов. Вид обратной связи в каждом датчике псевдослучайной последовательности определяется 05 4номером команды. Формирователь 3 каналов обеспечивает поочередное подключениелогической обратной связи к регистру 6сдвига в соответствии с псевдослучайнойпоследовательностью, которая должна передаваться по каждому из и каналов. Всумматоре 9 по модулю два осуществляетсясложение псевдослучайной последовательности, передаваемой по первому каналу, споступающим через первый ключ 8 кодомдатчика 1 кодов, т. е. первый ключ 8 открывается в моменты времени, соответствующие передаче псевдослучайной последовательности по первому каналу,На приемной стороне информация черезсумматор 17 по модулю два поступает ванализатор 14 кодов. При этом в моментывремени, соответствующие приему информации по первому каналу, в сумматоре 17по модулю два осуществляется через второй ключ 16 вычитание из принимаемойинформации, прошедшей через первый полином приемника 15 кодов раздела.В регистре 22 сдвига и сумматорах 23, 24по модулю два анализатора 14 кодов осуществляется проверка соответствия законуформирования псевдослучайной последовательности, Сигналы приема псевдослучайной последовательности из анализатора 14кодов поступают параллельно в блок 13интеграторов кодов всех каналов, состоящих из т элементов И 20 и т интеграторов21. Блок 13 интеграторов кодов, например,первого канала формирует сигналы приемасоответствующей псевдослучайной последовательности по первому каналу, так как нанего поступает сигнал первого канала селектора каналов,Сигналы с выхода блока 13 интеграторовкодов поступают на дешифраторы 12команд, которые формируют сигнал приемаданной команды при приеме соответствующих псевдослучайных последовательностейпо соответствующим каналам. ЭлементыИЛИ 18 образуют схему формирования сигнала о приеме любой команды - при наличии на выходах всех и элементов ИЛИсигнала приема псевдослучайной последовательности,По сигналу приема команды приемник 15кодов раздела переключается на режим вычитания по второму полиному, следовательно, очередная команда будет принятапосле изменения кода раздела в датчике 1кодов раздела. После декодирования очередной команды приемник 15 кодов раздела снова переключается на первый полипом и так далее,Данное устройство может робатать как вдуплексном, так и в симплексном режиме.В дуплексном режиме смена кода раздела осуществляется по сигналу приемакоманды, переданному из другого пункта.В симплексном режиме смена кода раздела осуществляется по квитанционному сиг 655083налу о приеме команды, который можетпредставлять, например, набор псевдослучайных последовательностей, передаваемыхв прямом направлении,5Фор мул а изобретенияУстройство для передачи и приемакомандных псевдослучайных последовательностей, содержащее на передающей стороне датчик кодов раздела и коммутатор, к 10входам которого подключены соответственно выходы формирователя каналов, блокаввода команд, блока управления и регистрасдвига, к входу которого подключены выходы коммутатора через сумматор по модулю два, а на приемной стороне - дешифратор кода Пуск, выход которого подключен к входу селектора каналов, каждыйвыход которого подключен к соответствующим входам дешифраторов команд через 20соответствующий блок интеграторов кодов,к другому входу которого подключен соответствующий выход анализатора кодов, о тличающееся тем, что, с целью повышения быстродействия устройства, на передающей стороне введены последовательносоединенные первый ключ и первый дополнительный сумматор по модулю два, приэтом к другому входу первого дополнительного сумматора по модулю два подключен 30соответствующий выход регистра сдвига, а к входам первого ключа подключены соответственно дополнительный выход блока управления и выход датчика кодов раздела, к входам которого подключены соответствующие выходы формирователя каналов и блока управления, а на приемной стороне введены приемник кодов раздела, второй ключ, второй дополнительный сумматор по модулю два, элементы ИЛИ и элемент И, при этом вход дешифратора кода Пуск соединен с входами второго дополнительного сумматора по модулю два непосредственно и через последовательно соединенные приемник кодов раздела и второй ключ, к другому входу которого подключен соответствующий выход селектора каналов, к другим входам приемника кодов раздела подключены соответственно дополнительный выход дешифратора кода Пуск и выход элемента И, к входам которого подключены выходы блоков интеграторов кодов через соответствующие элементы ИЛИ, а выход второго дополнительного сумматора по модулю два подключен к входу анализатора кодов.Источники информации,принятые во внимание при экспертизе 1. Гордон Ф, Г. и др. О фазировании датчиков испытательных тестов. - Вопросы радиоэлектроники. Техника проводной связи. 1965, сер. Х 1, вып. б, с. 82,655083 моиг Г Составитель В, Лякишев Техред А. Камышникова Корректор Л. Брахнина Редактор К. Щадилова Типография, пр. Сапунова, 2 Заказ 184/5 Изд. Мо 224 Тираж 779 Подписное НПО Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская набд. 4/5