Дешифратор

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДВтВЛЬСТВУ Союз Советских Социалистицеских Республик(61) Дополнит авт. свид-ву т. Кл. 4350/26-21 5.74 (2 явлено 12 13 аявкиприсоединен осударствеккы комитетСовета Икнастров СССРоо делам изобретенийи открытой 23) Приоритет43) Опубликовано 25.03.76 Бюллетень) Дата опу 2) Автор изобретения М. Рождественски 71) Заявитель 4) ДЕШИФРАТОР Рзобретение относится к вычислитель й технике и может быть применено в емах адресной выборки запоминающих оторых через элементы с Одностороннейроводимостью сОЕдиненЫ с выходнЫМИ шинами,ла фиг ложенного дешифрат о устройств.Известны дешифраторы, содержашиесхему предварительной дешифрадии с усилителями управляющих токов, элементысвязи односторонней проводимостью иВХОДНЫЕ И ВЫХОДНЫЕ ШКНЫ,Однако малое быстродействие известных дешифраторов обусловлено наличиеммногообмоточных . рансформаторов,Целью изооретения является повышение еш Дешифратор, предназначенный дляа одного из выходных каналов и вь ячи его сигна го кода, со ного кода в схему 2 пре лители 3 и входДОВ,чспбыстродействнрудования,Зто достиг 1 а о и уменьшение иней пров шифра тся тем, что еоб ск торе дополнител ватель входного,но уста кода В н лом разр входного овле абор ов, меньшим кода. Причем дного кода в рекодирОВания входного код тВ автономных код.гв. В ча и входной код является нат ным кодом длины 2 к разряд ные коды в наборах имеют яров, а количество кодов в+ 1, где К = 2, 3, 4,т виталя вНХ КОДОВ с вх оедкпе ов, дли ны к коой деТОКОВ ХОДЫ ПОДКЛЮ то а хем предварнтель таили управляющих ну К разрМ боре тт в КИХ КОДОВ С ЧИС числа р,.зрядов входы преобразо наборы нескольк иымп шинами, а дову.входам с шифр:дии, усиля Преобра СОВОКУПНОС сумм аторочен для пе наборы из ности, есл ным двоич риведена блок-схема предфратора; на фиг. 2- схема шестьдесят четыре выхода ла в зависимости От вход ржит преобразователь 1 аборы из автономных коварительной дешифраиип,лементы 4 связи с одностимостью. Ователь 1 представляет собь кодцрукнш:х схем, напри".по модулю два, н предназПреобразователь соединен со схемами2 так, что входы каждой из них подключаютса к выходам преобразователя дляприема одг го из кодов набора.Каждая схема 2 предварительной дешифрации представляет собой независимуюсхему выбора определенных или одногоопределенного каналов из многих идентичных в зависимости от поданного на нееот преобразователя 1 кода, Если указанный код является натуральным двоичным,К - разрядным кодом, то этими схемамимогут быть известные дешифраторы на2 выходов,ВНа выходах схем 2 предварительнойдешифрации установлены усилители 3 сосхемами совпадения на два входа, предназначенными для управления запускомусилителей и регулирования уровня напряжения выходного сигнала дешифратора, Выход каждого усилителя 3 через элементы4 соединен с несколькими выходными шинами 5,Дешифратор работает следующим образом,При подаче на дешифратор входного кода в преобразователе 1 происходит перекодирование его в набор кодов, каждый изкоторых поступает на входы соответствующей схемы 2 предварительной дешифрации. И зависимости от поданных кодов навыходах схем 2 предварительной дешифрации появляются разрешающие потенциалыкоторые подготавливают связанные с этими выходами усилители 3 к запуску. После одновременного запуска тактирующимиимпульсами выбранных усилителей токиот этих усилителей через элементы связи4 поступают на выходные шины 5 дешифратора. На одной из них, где связи отображают данный набор кодов, происходитсложение токов и формирование на нагрузке нормированного сигнала полной амплитуды. На остальных выходах дешифраторавозможно появление сигнала помехи отвоздействия меньшего числа усилителей,Регулирование амплитуды сигнала на выходе дешифратора осуществляется путемблокирования: запуска определенного числа выбранных усилителей схем 2 предварительной дешифрации. Схема дешифратора на шестьдесят четыре выхода (фиг, 2) имеет преобразователь 1, который изображен в виде таблицы из шести строк и двадцати четырех сточбцов с единицами в определенных точках их пересечения.Преобразователь 1 содержит двадцать четыре сумматора по модулю два и пред 5 10 15 20 25 30 35 40 50 55 60 назначен для перекодирования входного .шестиразрядного двоичного кода в наборыиз восьми трехразрядных кодов,На фиг. 2 сумматоры представленыстолбцами, где единицами отмечено наличие связи сумматоров с определеннымиразрядами входного кода: а, 0, ., а,а количество единиц в столбце равно числу входов у сумматоровНапример, первый,второй, ., шестой сумматоры имеют поодному входу, и электрическая схема каждого из них не содержит ни одного элемента, так как каждая шина входного кода непосредственно соединена с соответствующим входом схем 2 предварительной дешифрации. Седьмой двухвходовый сумматор реализует функцию; С о. ч о. а5Ь а 5 ча а 0.Преобразователь содержит девять двухвходовых сумматоров, Трехвходовый и четырехвходовый сумматоры по модулю двамогут быть выполнены соответственно издвух и трех двухвходовых сумматоров. Электрическая схема преобразователя можетбыть выполнена нз десяти микросхем, содержащих по три сумматора по модулю двав каждом,Схемами 2 предварительной дешифрации являются известные дешифраторы натри входа и восемь выходов, которые имеют по восемь усилителей 3 на выходе икаждый из усилителей через элементысвязи соединен с восемью выходными шинами 5 дешифратора. Элементы связи содносторонней проводимостью (например,диоды) на фиг, 2 изображены точками.При подаче на входы дешифратора любой двоичной комбинации, длиной шестьразрядов, на преобразователе происходитперекодирование этой последовательностив набор из восьми трехразрядных кодов,После дешифрации каждого кода на схемах 2 появляется потенциал, подготавливаюший один из усилителей 3. При одновременной подаче импульсов 1 и Ссрабатывают восемь усилителей, токи от которых через элементы связи поступаютнепосредственно на одну выбранную шину,где формируют сигнал полной амплитуды,Если эти импульсы подаются раздельно, то на этой же шине формируются выходные сигналы амплитудой 5/8 и 3/8от полной соответственно. Одновременново всех случаях на невыбранных шинахвозникает помеха амплитудой 1/8 от полного сигнала. При выходе из строя любого одного элемента дешифратор продолжает функционировать, однако при этомвозможно увеличение помехи до 2/8 или5079 уменьшение выходного сигнала на 1/8 отПОЛНОГО,ф ормула изобретения Ю Дешифратор, содержащий схемы предварительной дешифрации с усилителями управляющих токов, элементы связи с односторонней проводимостью и входные и выходные шины, отличающийс я тем, что, с целью повышения быстро 34действия, в нем дополнительно устанселеа преобразователь входного кода в наборы нескольких кодов с числом разрядов, меньшим числа разрядов входного кода, при чем входы преобразователя входного кода в наборы нескольких кодов соединены с входными шинами, а выходы подключены к кодовым входам схем предварительной дешифрация, усилители управляющих токов которых через элементы связи с односторонней проводимостью соединены с выходными шинами.