406225

Союз Советских Социалистических Республик4 О 622 П ИЗОБРЕТЕ Н И АВТОРСКОМУ СВИДЕТЕЛЬСТВ 3 авт. свидетельстваое влено 25 Х.1971 (Ле 170 18-24 М, Кл, 6 11 с 1102 си Ъ присоединением за Государственный комитетнавета Министров СССРво делам изооретенийи втнрытий рцорит етень45 05.Х 1.1973. Бюл ДК 684 327 66. Б. Хуси Заявит НОГОфУНКЦИОН ОЕ Изобретение относится к вычислительной технике.Известны многофункциосчальные запоминающие устройства, выполняющие арифмети. ческие и логические операции. Однако в сферу их действия не входят логические операции, при которых после каждого 1-того разряда числа А следует г-тый разряд числа В.Цель изобретения - расширение функциональных возможностей устройства.Предлагаемое устройство отличается тем, что в блок оперативной памяти дополцитель цо введены разрядные шины записи, причем .тая дополнительная разрядная шица записи прямого кода разряда числа прошита последовательооо через, первые коммутирующие сердечники г-того столбца г-той, с+1-вой, -л-цой логических ячеек и через пещерные ком мутирующие сердечники -тых логических ячеек г+1-го, +2-го г(п+г)-того столопов, а 1-тая дополнительная разрядная шина записи обратного кода разряда числа прошита последовательно через вторые коммутир ющие сердечники О-вой г - 1-,вой, г-той логических ячеек г-того столбца и через вторые коммутируюшие сердечники 1-тых логических ячеек г - 1-го, с - 2-го О-вого столбцов; при этом первая адресная шина записи,прошита,последовательно через первые коммутирующие сердечники 1-тых логических МИ НАЮЩЕЕ УСТРОЙСТВО ячеек О-вого, 1-го 1-того столбцов и вторые коммутирующие сердечники- 1-вых логических ячеек г-того, с+1-го г(гг - )-тогостолбцов, вторая адресная шина записи про 5 шита последовательно через вторые коммутирующие сердечники г-тых логических ячеекО-вого, 1-,го с-того столбцов и первыекоммутирующие сердечники 1 - 1-вых логических ячеек -того, +1-го(а - Ц-того10 стол бцов.Указанная совокупность логических ячееки связей позволяет, прнсчимая сомцожцтелц впоследовательном коде таким образом, чтопосле каждого -того разряда числа А следуе15 г-тый разряд числа В, и последовательноформируя столбцы трацспоцировацной матрицы частичных произведений, потучать последовательно разряды произведения,Такая необходимость возникает прц орга 20 цпзации параллельного вычислительного процесса ца сческольких устройствах,Схема предлагаемого устройства цзооражеца ца чертеже.В состав устройства входят блок управ 25 ления 1, блок оперативной памяти 2, вк,цочающий,в сеоя матричный узел памяти у,узел логических ячеек, каждая из которых содержит два коммутиру 1 ощих сердечника 4, 5и однц запоминающий сердечник 6 для ооразо зовация трацспоцированной матрицы частичных произведений, которые образуют столбцы 7 и строки 8; блок усилителей считывания 9, блок регистра числа 10 с двухвходовыми схемами ИЛИ 11, блок разрядных формирова телей записи 12, блок выборки 13, а также счетчик 14 я блок регистра результата 15. Дополнительные разрядные шины 16 загшси прямого кода разряда числа прошиты последовательно через первые коммутирующ. сердечники с-того столбца с-той, с+1-вой, с+и-ной ячеек и через первые .ксммутирую. щие сердечники с-тых ячеек с+1-го, с+2- го с+ 1 сг - с) -того столбцов;,дополнительные разрядные шины записи обратного кода разряда числа 17 прошиты последовательно через вторые комсмутлрующие сердечники О-вой с - 1-вой, с-той ячеек с-того столбца и через вторые коммутирующие сердечники с-тых ячеек с - 1-.го, с - 2;го, О-вого столбцов; первая адресная шина записи 18 прошита последовательно через первые коммутирующие сердечники сотых ячеек О-вого 1-го с-того столбцов и вторые коммутирующие,сердечники с - 1-,вых ячеек с-того, с+1-го с+ (и - 1) -того столбцов; вторая адресная шина записи 19 прошита последовательно через вторые коммутирующие сердец- и:ики с-тых ячеек О-вого, 1-го с-того столоцов и первые коммутирующие сердечники 1 - 1-вых ячеек с-того, 1+1-го, , с+(и - с)- того столбцов; адресные шины считывания 20 прошиты последовательно по стросоам 8 через запомлооающие сердечняки 6, .разрядные шипы считывания 21 - последовательно по столбцам 7 через запоочипающне сердечники 6.Блок управления 1 выдает сигналы, управляющие .выполнениеч всех операцяй в устройстве. Все операции вылолняются с помощью узла логических ячеек по микропрограхсмам. Необходимым условием д,чя выполнения операсции учножелия, в .астности,для образоваяия транспортированной чатрицы частичных произведений, является жесткая цоследовательность записи кодов чисел по адресным шинам 18 и 19 (разряды прямого и обратного кодов первого числа записьгваются по адресной шине 18 разряды лрямсго н об. ратного кодов, второго числа - по адресной шине 19).При последовательном постулениисход. лых чисел А 1 ао, аь а,) и В (Ьо, Ь.; Ьц) таким образом, что после каждого с того разряда числа А следует с-тый разряд числа В, одновременно прямой и обратный коды с-того разряда числа А, а затем одновременно прямой и обратный коды с-того разряда числа В записываются в соответствующгие логические ячейки так, что прямой коч с-того разряда записывается в первые коммугирующие сердечники с-,того стосгбсца с-той, с - ,1-,вой с+(и - с)-пой ячеек и в первыкоммутирующие сердечники с-тых ячеек с+1-вого, с+2-,го с(сг - с)-того столбца, а обратный код с-того, разряда - во вторые коммутирующие сердечники О-вой с - 1-вой,с-той ячеек с-того сто.чбца и во вторые комчутирующие сердечники с-тых ячеек с - 1-го,с - 2-го О-вого столбцов. При этом после5 записи очередной пары разрядов чисел А яВ формируется соответствующая строка транспсортированной матрицы частичных произведений, после считывания которой по адреснойшине 20 счетчик 14 определяет сумму ее цифр.10 На младшея разряде счетчика образуется очередной заряд произведения, а на остальных11 од 2) - 1 (1 од 2 - ближайшее меньшее целое число) разрядах - перенос в старящиеразряды произведения.5Перед суммированием очередного столоцаматрицы частичных произведений содержичсесчетчика сдвигается на один разряд влево.Разряды произведения накапливаются нарегистре результата 15, разрядность которогои количество строк ячеек для образованиятранспонированной матрицы частичных произведений определяются требуемой точностьюрезультатов умножения. Например, чтооы получить результат учножения с точностью 2 и2 разрядов, необходимы 2 п-,разрядный регистррезультата и 2 и строк ячеек,Последовательность вьиолнения,оччерацнчумножения следующая:1) Ввод в логические ячейки с-того разря30 да числа А в прямом и обратном кодах.2),Ввод в логические ячейки с-,того,разряда числа В в пря.чом и обратном кодах.Прн этом в с-той строке транспосированпой гчатрицы частичных произведений формиз 5 руется значение столбца матрицы частичныхпроизведений.3) Считываппе информация из с-той строки логичеоких ячеек на регистр числа 10.40 4) Сдвиг содержичого регистра числавправо на и разрядов, перепились младшего разряда счетчика на вход регистра результ;- та 16, сдвиг на один разряд влево счетгчиска и вправо - ,регистра резу,чьтата. Пря этом на 45 регистре результата фиксируется с-тый,разряд произведения, а счетчик, готов к приему инфорцации из с+1-вой строки логическх ячеек.Пукты 3 и 4 повторяются с разгде с чо жеч принимать значения 0,1 2 п в зависи.чости от требуемой точности умножения.Поскольку в режиме считьввалсие отводится время д,чя регенерации информации, а при выполнения и. 3 регенерации информации 50 не требуется, выполнение пунктов 4,и 3 сможет частично совмещаться во времени.Сложение чясел А (а а а) иВ (Ьо, Ь;, Ь) пр,и их последовательном 00 поступлении на регистр числа 10 таким образом, что после каждого с-того разряда числа А следует с-тый разряд числа В, происходит без участия,чогических ячеек,Пос.чедовательность выполнения операций05 при этом следующая:1) Прием г-того разряда исла Л ца регистр числа 10 и сдвиг его вправо на и разря,дов.2) Прием г-того разряда числа Л на регистр числа 10 и сдвиг его вправо ца гг разрядов.После выполнения пунктов 1 и 2 на млалшем разряле счетчика 14 образуется г-тый разряд суммы, а на соседнем старшем разряде - зцачецие,перецоса в г+1-вый разряд.3) Перепись содержимого младшего разряда счетчика на вхол регистра результата, сдвиг ца олин разряд влево счетчика и вправо - регистра результата. При этом на ре гистре результата фиксируется г-тый разряд произведения, а счетчик готов и приему следуюших разрядов исхолных чисел.Предмет изобретенияМногофункциональное запоминающее устройство, выполняющее арифчетггческие и ло. гические операции, содержащее блок управления, подключенный к блоку оперативной памяти, выполнепгнохгу из узла памяти и узла логических ячеек, кажлая цз которых содер. жит два коммутируоших и олин запомпцаюший сердечник, образуя транспонироваггную матрицу частичных произведений, причем первый коммутирующий сердечггик прошит разрядными шинами согласно с адресггыии, второй - в обратном направлении по отгзцгеиию к первому, а запоминающий сердечник соединен с коммутирующими резистцвцыми витками связи, при этом входы блока опера. тивцой памяти связаггы с блоком разрядных фар мирователей, пас зедовательцо соелиценцым с регистром числа, а выходы - с соответствуюшигми входами блска усилителей считывания, выходы которого подключены соответственно к олцому из входов двухвхсловых схем ИЛИ, вторые входы которых соединены с соответствующимги выходами регистра числа, входы которого подклгочеггы к счстчгку и одному из выходов блока управления, от.ги-гпюгггеес.г тем, что, с целью расширения фуггк циоцальцых возможностей, в блок оператцзной памяти дополнительно введены разрял цые шины записипричем г-тая дополгггтельная разрядная шина записи прягмого кола разряда числа прошита последовательно через первые 5 кам мутирующие сердечники г-того столбцаг-той, г+1-вой г+а-ной логических ячеек и через первые коммутирующие сердечники .-тых логических ячеек г+1-ваго, г-;2-го г+1 п - г)-того столоцов, а г-тая дополнитель цая разрядная шина записи обратного коларазряла числа прошита последовательно через вторые коммутирующие сердечники О-вой г - 1-вой, г-ТОЙ логичесегг ячеек г-того столоца и через вторые коммутирую щие сердечники г-тых логических ячеекг - 1-го, г - 2-го О-ваго столбцов; прн этом первая адресная шина записи прошита послелозательно через первые коммутирующие сердечгики г-,тых логических ячеек О-ваго, 1-го.00 г-того столбцов,и вторые коммутирующиесердечники г - 1-вых логических ячеек г-того, г1-го г+ (гт - ) -того столбцов, вторая алресцая шила заданси прошита последовательно через вторые комхгутиругощне сердец гцгкгг г-тых логических ячеек О-ваго. 1-гог-,того столбцов и первые коммутируюшце сердечники г - 1-Вых логических ячеек г"то. о, г+1-го г+(гг - г)-того столбцов.406225 Составитель В. Гордонова Техрсд Л. Богданова Корректор Е. Хмелева Редактор Б. Федотов Тип. Харьк. фил. пред, Патент Заказ 11 Изд. М 241 Тираж 576 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытийМосква, Ж, Раушская наб., д. 4/5