302001

30200 О ПИСАНИЕИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт, свидетельстваЗаявлено 07 Л 1.1969 ( 1345863/18-24)с присоединением заявки МПриоритетОпубликовано 26,Х.1973, Бюллетень Ле 43Дата опубликования описания 15.111.1974 М. Кл. б 06 15/00 асударатеенный камитетСааета Министрае СССРаа делам изобретенийи аткратий ДК 683.3(088,8) Авторы1 зобр етения Ф, Г, Старос, И, В. Берг, В. М. Вальков, В, И, Хлебников,. И. Мешечкин, Г. Ф. Федотов, Е. И. Жуков. О. С. Горбачеви Ю. А. Чугунов Зяявнтсл ЦЕНТРАЛЪНЫЙ ВЫЧИСЛИТЕЛЪ ДЛЯ УПРАВЛ ВЫЧИСЛИТЕЛЪНЫХ СИСТЕМ Х Изобретение относится к области вычислительной техники.Известны центральные вычислители для управляющих вычислительных систем, содержащие арифметическое устройство, блок управ ления вычислителем, блок памяти чисел и команд, буферные схемы цифровых входов и выходов для связи с устройствами ввода -вывода.Недостатком известных вычислителей явля ется то, что буферные схемы цифровых входов и выходов не являются универсальными, а предназначены для связи с конкретными устройствами ввода или вывода. При необходимости иоеть широкий набор средств вво да - вывода к центральному вычислителю приходится подключать дополнительный блок управления вводом в вывод, расположенный вне вычислителя, что приводит к увслнченшо Оборудован 5. 2 1 ель нзоорстсння - повышение у 1 нвсрсальности цснтралывго вычислителя но Отношепио к типу внешних устройств, в том числе другим вычис.)птелям, цифровым н аналого вым каналам, внешним накопителям; удооство комплектования управля)ощнх комплексов н систем обработки данных ня бдзс цетралыОГО ВЫЧИСЛИТСЛЯ, ЭКОНОМ И 51 ЭЛСКТРОНОГО 00)- рудования. 30 Для этого в предлагаемый центральный вычислитель введен блок управления вводом - выводом, в котором дешифратор признака внешних устройств и дешифратор зон подключаемых групп устройств соединены с регистром кода операций и адреса блока управления неарифметическнмн операциями и счетчиком текущего адреса памяти, подключенными к регистру адреса блока памяти, выходной регистр блока памяти через вентили и регистр обмена информацией блока управления вводом - выводом соедпнеп с выводами входных регистров блоков управления внешних устройств, выводы выходных регистров которых через смесптель, регистр обмена и вентили блока управления вводом в вывод подкл)очены к входному регистру блока памяти,На чертеже приведена упрощенная блоксхема предлагаемого вычислителя с блоком управления вводом в вывод.Блок 1 нсарпфметпческих операций, Определяющий последовательность работы остяль х б,1)ков цсн 1 рдл 1 ного вычпсл 11 тсл 51, соедн 1 сн с арифметическим устройством 2, онсри- Р) ющн)1 н 1 Д чнс, Я ми, пос 1) 11110 Щ 11 з 1 п 11, Оло к;1 3 памяти. Для контроля нряв)1 гы 1)с 11 рдОоты вычнсл 1)тс,151 слжи 1 11 улт 4 у 1 ряв,1 с 115 н блок 5 контроля, нодключс)шый к арифметическому устройству и блоку неярифмстпческих операций. С регистром 6 кода н адресаблк( сы)ифмстичсскпх Опсрыцип сосдппспь 1 дспИфр Горп)и 5 пдк 1 Впспп 1 сгО 3 с 1 ройс)ы, 3 с)глп Гсг 1 п 8 (1;Грсс( и дспп 1 фр( Гор 9 50., (с. шифратор призпдкд впсшего устройсВд через вентиль 10, управляемый импульсом вывод из блока псарифмстических операций подклОчеп к схсгя) 11 - 13 упря 13 лспР 5 13 псп- пих устройств выводы, а через вентиль 14, упр )1 Вл 51 с) 1 п и)1 пулсом Ввод - и схсм я 3 15 - 17 управления внешних устройств ввода. Дешифратор зоп и усилители адреса сосдипепы с дсшифраторами 18 - 23 автономных блоков управления внешних устройств. Прп обмспс между центральным вычислителем и Впепп(им уст 30 йство 3 ВыводИз 15 ыодпого регистра 24 блока памяти через вентиль 25, упрывлясмыи ими)льсо) вывод, информация поступает пд регистр 26 обмена блока 27 Уп)Я 13 лспи 51 ВВОд 031 - Вы 30 дом, сосдипсппый сО входными регистрами 28 30 впспших ус- ройств вывода. Выходные регистры 31- 33 )стро 1 св ввода подключены к поразрядюму смесителю 34 блока управления вводом - выводом, соединенному с регистром обмспд, коорый через вентиль 35, управляемый импульсом ввод, подключен к входпому регистру 36 блока памяти. Формирователи 37 - -39 Ответов впсшПх уст)ойств выводд и формирователи 4042 ответов впсшппх устройств вьч)- д)1 при 31п 1(жс уп)ЯВЛ 51101 цсго кОмплскс)1 подклочаотея либо к смесителям 43 и 44, сосдипсппым с общим смесителем 45 ответов блока управления вводом в вывод в случае быстродействующих внешних устройств, либо к рсгистру 46 прерываний блока 47 прерывания программ. Блок прерываний и общий смссптсль соединены с блоком псырифмстпчсских операций. Прп Обмене информацией с впешпими накопителями и печатающ)гми устройствами сипхроизирующие импульсы со схем 48 - 50 синхронизации поступают в счетчик 51 текуцего адреса, соедгшеппьш с регистром 52 адреса блока памяти. Счетчик текущего адреса подключен к входному рсгистру блока памяти, с которого поступает начальный адрес ячейки памяти, и с блоком пеарифметических операций, который выдаег импульс сброса по окончании обмена информацией между центральным вы ислителем и впешним накопителем или печатающим устройством. Блок неарифметических операций определяет последовательность работы остальных блоков центрального вычислителя в соответствии с командами, выдаваемыми блоком памяти. Лрифдетическое устройство оперирует пад числами, поступающими из блока памяти, и передает результаты арифметических операций обратно в блок памяги вычислителя. Для контроля правильности рао(пы вычислителя и задания режимов его работы служит блок контроля и пульт управления.При поступлении в регистр кода и адреса из блока памяти команды обращения к внешнему устройству блок пеарифмстических операций формирует из кодовой части команды 5 10 15 20 25 ЗГ) 35 40 45 50 55 60 65 ПГПУЛЬС )ВОД ИЛП И)1 ПУЛЬС 5 ЫВО; 55:5(15 П. СПМОСГП ОТ ГОГО, и УСТРОИСТВМ Вво,г; ПЛИ 131,115- , роп 5 ВодпС 5 ор)(п(Пис, . (дрсс 5(5 5)(с . ь регистра коды и адресы поступает пы д(еПи- ратор признака внешних устроиств и дешифратор зоп внешних устройств, д Остылы(дя часть адресы срез усилители блока управления вводом - выводом передастся Спосрсдствеппо па дешифраторы автономных блоког 5 управления внешних устройств. Включение в состав блока управления вводом - выводо 31 дешифратор а признака внешних устройств ПОЗВОл 51 ет подклОчить и цсптряльпо)1 у вычислптсло лобыс тиш 1 внепшпх устропств, пмпульсь Оордп(спп 5 П(1 1(0 Орыс под(10 гс 5 чср(з вепгпли, упэяВляс)ыс и)1 пульсями )вод и вывод, и дешифратор признака исиних устройств, и сократить обьсм алсгропного оборудования дешифрыторов впсшпих усройс)в.1 ЯЛ 131 ИС 13 ОЛОКС уП)ЯВ ЧСПИ 5 15130 до) - -ВЬГ 30- дом дешифрдторд зоп впешпих усгройств обеспечивает территориальное разделе(ис внешних устройств по группам, сокращая количество связей мс)кду неКгралыым вычисли 1 с,С 3 и впс)пппми 5 с 1)ойстВдми. 10 слс Выдачи я;Грсся и игпульса 003)3 Пси и 51 пр 013130 дится обмен информацией между внешним устройством и цент)дльпым ычислитслсм, при- СМ, ЕСЛ 11 13 ПСПП(.ССТРОИСП 30 511,151 СГС 51 3 ВОД - ПЫМ ПО 01 ПОШСПИЮ К ВЫЧИСГ 1 ИТСЛО, ТО ИифОР- мация из его выходпого регистра через поразрядный смсситсль блока управления Ввочом - выводом, регистр обмена и вентили, управляемые импульсом ввод поступаст во входной регистр блока памяти, Если впсшпее устройство является выводпьв 1, то информация пз выходного регистра блока памяти через всптили, управляемые импульсом свывод, поступает в регистр обмена блока управления вводом - выводом, а оттуда во в.(одной регистр внешнего устройства. По окончании обмена ппформэцией мс)кду внешним устройством и цептралгпым вычислителем формирователь импульса ответа выдает сигнал окончания работы устройства. В случае быстродсйству(ощих внешних устройств импульсы ответа подаются па смеситсли ответов устройств ввода и вывода блока управления вводом- - выгодом, управляемых соответственно импульсами ввод и вывод, а с пих через общий смеситсль в блок пеарифметических операций. В случае медлешых внешних устройств импульсы ответа подаются в регистр прерываний блока прерывания программ, распределяо. щий машинное время между медлеш(ымп впешпимп устройствами. Переключение импульсов огвсгд к смсситсл)о или блоку прерывдпи 51 прогр)Гм легко 310 жс 1 быть Осу 1 цссгвлспо прп монтаже управляющей системы.При обмене информацией между централ- пым вычислителем и внспшими накопителями (магнитные лепты, барабаны и т. д.) и печатающими устройствами, сипхропизирующис импульсы от пих пос(упают в счетчик текущего адреса памяти, в который записываетсяиз выходного регистра блока памяти начальный адрес ячейки блока памяти Гчетчик екущего адреса прп поступлении сннхронпзнрующего импульса наращивает текущий адрес и передает его в регистр адреса памяти. Таким образом, производится обмен информацией между центральным вычислителем и внешним устройством с частотой синхронизирующих импульсов последнего, Последний синхронизирующий импульс является импульсом конца обмена, сбрасывающим через блок неарифметических операций счетчик текущего адреса.Такое построение схемы блока управления вводом в вывод позволяет совместить устройства связи центрального вычислителя с внешними накопителями и печатающими устройствами и устройства связи вычислителя с аналоговыми и цифровыми датчиками производственных и технологических процессов, что повышает универсальность процессора и облегчает компоновку управляющих комплексов, а также позволяет уменьшить объем оборудования, необходимого для связи центрального процессора с внешними устройствами, за счет помещения в блоке лишь тех схем, которые являются общими для всех внешних устройств. Предмет изобретения Центральный ычнслптель для управляющих вычислительных систем, содержащий арифметическое устройство, блок управления неарпфметическпми операциями, блок памяти чисел и команд, блок прерывания программ, блок контроля, пульт управления и контроля, отлпчаоцийся тем, что, с целью 10 расширения функциональных возможностей иупрощения конструкции, в него включен блок управления вводом - выводом, в котором дешифратор признака внешних устройств и дешифратор зон подключаемых групп устройств 1 соединены с регистром кода операций и адреса блока управления неарифметическими операциями и счетчиком текущего адреса памяти, подключенными к регистру адреса блока памяти, выходной регистр блока памяти 20 через вентили и регистр обмена информациейблока управления вводом - выводом соединен с выводами входных регистров блоков управления внешних устройств, выводы выходных регистров которых через смеситель, регистр 2 ь обмена и вентили блока управления вводом -выводом подключены к входному регистру блока памяти.ЗО 2 ОО 1С оста в ител ь Г. Круглова Редактор Н, Караванская Техред Л. Богданова Корректоры: Т. Добровольскаяи Е. Михеева Заказ 559/1 Изд. Жо 160 Тираж 647 Подписное ЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий Москва, Ж, Раушская набд. 4/5Типография, пр. Сапунова, 2