Преобразователь последовательного кода в параллельный

(ГОСПАТЕНТ СС ЗОБРЕТЕНИЯ ОПИ ТОРСКОМУ СВИДЕТЕЛЬСТВУ.. %12водственное объедин ов и В.Ф.Садовника детельство СССР М 9/00, 1981.ВАТЕЛЬ ПОСЛЕДО В ПАРАЛЛЕЛЬНЫЙ относится к вычислит назначенодля испол вых системах обм . Изобретение позво образователь в сист ВАель- ьзоена ляет емах Изобретение относится к вычислительной технике и предназначено для использования в цифровых системах обмена массивами данных.Целью изобретения является расширение области применения преобразователя за счет возможности работы преобразователя в системах реального времени и обеспечения контроля преобразуемой информации.На фиг, 1 представлена блок-схема преобразователя; на фиг. 2 - вариант выполнения блока контроля.Преобразователь содержит триггер 1, распределитель 2 импульсов, блок 3 памяти, выходной регистр 4, счетчик 5 по модулю п, счетчик 6 по модулю и), первый, второй и третий элементы 7, 8 и 9 ИЛИ, блок 10 контроля, блок 11 ключевых элементов, формирователь 12 серии импульсов.На фиг. 1 позицией 13 обозначен вход синхронизации преобразователя, позицией 14 - вход чтения, позицией 15 - вход Упоав.. использовать пре 2реального времени и обеспечивает контроль преобразуемой информации, что расширяет область применения преобразователя, Преобразователь последовательного кода в параллельный содержит триггер, распределитель импульсов, блок памяти, выходной регистр, счетчик по модулю и (и - разрядность преобразуемых кодов), счетчик по модулю и) (и) - количество чисел преобразуемого массива информации), элементы ИЛИ, блок контроля, блок ключевых элементов, формирователь серии импульсов. Блок контроля выполнен на элементе "Неравнозначность" и элементе И, 1 з.п. ф-лы, 2 ил,ления, позицией 16 - вход записи, позицией 17 - вход ввода номера числа, позицией 18 - информационный вход преобразователя, позицией 19 - выход переменной информации преобразователя, позицией 20 - выход последовательной информации преобразователя, позицией 21 - выход "Готовность", позицией 22 - выход "Ненорма". Блок 10 контроля выполнен на элементе 23 НЕРАВНОЗНАЧНОСТЬ и элементе И 24,Преобразователь работает следующим образом. При появлении сигнала на входе 15 управления, указывающем на начало работы преобразователя в режиме приема, счетчик 5 по модулю и и счетчик 6 по модулю а устанавливаются передним фронтом сигнала в нулевое состояние, а также запрещается запуск формирователя 12 серии импульсов. Распределитель 2 импульсов, в отсутствии сигнала на входе 13 синхронизации, выдает импульсы на четвертом выходе.Эти импульсы поступают на информационный вход формирователя 12 серии импульсов.Поступление на информационный вход 18 преобразователя каждого бита информации сопровождается сигналом на входе 13 синхронизации преобразователя, по которому распределитель 2 импульсов вырабатывает серию из трех синхроимпульсов, пеовый из которых (с первого выхода распределителя. 2 импульсов) осуществляет синхронизацию записи очередного информационного разряда в блок 3 памяти и устанавливает триггер 1, сигнал с которого, поступая на блок 3 памяти через второй элемент 8 ИЛИ, позволяет считывать записанный бит информации на выходе блока 3 памяти,Следующий синхроимпульс серии (с третьего выхода распределителя 2 импульсов) осуществляет проверку правильности записи бита информации в блок 3 памяти преобразователя, путем сравнения информации на входе и выходе блока 3 памяти. В случае несовпадения информации блок 10 контроля вырабатывает сигнал на выходе 22 "Ненорма".Последний синхроимпульс серии (со второго выхода распределителя 2 импульсов) сбрасывает триггер 1, снимая тем самым режим чтения блока 3 памяти, и, проходя через первый элемент 7 ИЛИ, по заднему фронту осуществляет прибавление единицы к содержимому счетчика 5 по модулю и, устанавливая адрес блока 3 памяти для приема нового бита информации. В случае переполнения счетчика 5 по модулю и, сигнал переноса увеличивает на единицу также и содержимое счетчика 6 по модулю в. После выработки серии из трех синхроимпульсов распределитель 2 импульсов останавливается до окончания сигнала синхронизации на входе 13 преобразователя, Длительность импульсов на выходах распределителя 2 импульсов определяется необходимостью завершения формирования всей совокупности синхроимпульсов до снятия бита информации с информационного входа 18 преобразователя с одной стороны и быстродействием примененных элементов схемы с другой стороны,Таким образом синхронизирующие импульсы на выходах распределителя 2 импульсов обеспечивают запись каждого бита информации в блок 3 памяти, проверку правильности записи информации в блок 3 памяти, а также осуществляют счет принятых битов информации и смену адреса обращения к блоку 3 памяти.иэ блока 3 памяти в соответствующий разряд выходного регистра 4 и осуществляют прибавление единицы к содержимому счетчика 5 по модулю и, устанавливая адрес 40 блока 3 памяти для чтения нового бита информации. При переполнении счетчика 5 по модулю и, сигнал переноса увеличивает на единицу содержимое счетчика 6 по модулю т и сбрасывает формирователь 12 импуль сов в исходное положение.После завершения указанных операцийв выходном регистре 4 будет находиться информационное слово из массива с заданным номером, а в счетчике 6 по модулю п 1 50 будет подготовлен номер следующего словамассива.При подаче команды на вход 14 чтенияинформация из выходного регистра 4 считывается в параллельном коде через блок 11 55 ключевых элементов, а при снятии командына входе 14 чтения вновь запустится формирователь 12 серии импульсов и аналогично тому, как это происходило по команде на входе 16 записи номера слова, произойдет подготовка к чтению следующего информа 5 10 15 203035 После принятия всего массива информации, состоящего из в и-разрядных слов, счетчик 6 по модулю т вырабатывает сигнал переноса, и преобразователь выдает сигнал на выходе 21 "Готовность", указывающий на возможность передачи информации на обработку. Сигнал "Готовность" при необходимости может быть использован для управления режимом работы преобразователя.После окончания приема информации сигнал с входа 15 управления снимается и, следовательно, разрешается работа формирователя 12 серии импульсов. Когда внешнееустройство, принимающее информацию с преобразователя, примет сигнал "Готовность", оно может инициировать обмен информацией с преобразователем. Для этого необходимо подать на вход 16 преобразователя команду записи, сопровождая ее номе.ром считываемого слова на входе 17 преобразователя, После этого по командечтения можно прочитать выбранное слово,подав команду на вход 14 чтения.При подаче команды на вход 16 записиномера слова в счетчик 6 по модулю гп записывается номер считываемого слова (от 0 до п 1-1), а по заднему фронту команды запускается формирователь 12 серии импульсов,который формирует на своем первом выходе серию импульсов, а на втором выходе потенциальный сигнал. Потенциальный сигнал обеспечивает режим чтения блока 3 памяти, а импульсы на выходе формирователя 12 обеспечивают запись битов информацииционного слова массива. Такая организациячтения позволяет читать последовательновсе слова массива, не повторяя команды навходе 16 записи номера слова,Информацию можно снимать в последовательном коде с выхода 20 преобразователя, используя в качестве сопровождающихсинхросигналов импульсы на первом выходеформирователя 12 серии импульсов,Формула изобретения 101. Преобразователь последовательного. кода в параллельный, содержащий триггер,распределитель импульсов, блок памяти,выход которого соединен с информационным входом выходного регистра и является 15выходом последовательной информациипреобразователя, счетчик по модулю и п -разрядность преобразуемых кодов), выходыразрядов которого соединены с первымиадресными входами блока памяти, счетчик 20по модулю в щ - количество чисел преобразуемого массива информации), выходыразрядов которого соединены с вторыми адресными входами блока памяти, установочный вход счетчика по модулю и объединен с 25первым установочным входом счетчика помодулю п и является входом управленияпреобразователя, вход распределителя импульсов является входом синхронизациипреобразователя, о т л и ч а ю щ и й с я тем, 30что, с целью расширения области применения преобразователя путем обеспеченияработы преобразователя в системах реального времени и обеспечения контроля преобразуемой информации, в него введены 35элементы ИЛИ, блок контроля, блок ключе, вых элементов и формирователь серии импульсов, первый выход которого соединен с )первым входом первого элемента ИЛ И и вхо дом синхронизации выходного регистра, 40выходы которого соединены с информационными входами блока ключевых элементов, выход первого элемента ИЛИ - синформационным входом счетчика по модулю и, выход переполнения. которого соединен с информационным входом счетчика помодулю п и с входом останова формирователя серии импульсов, второй выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом чтения блока памяти, первый выход распределителя импульсов соединен с входом записи блока памяти, второй выход - с вторым входом первого элемента ИЛИ и первым входом триггера, выход которого соединен с вторым входом второго элемента ИЛИ, а третий выход распределителя импульсов - со входом синхронизации блока контроля, четвертый выход - с информационным входом формирователя серий импульсов, выход третьего элемента ИЛИ соединен с входом пуска формирователя серии импульсов, вход управления которого подключен к входу управления преобразователя, вход синхронизации блока ключевых элементов объединен с первым входом третьего элемента ИЛИ и является входом чтения преобразователя, второй установочный вход счетчика по модулю в обьединен с вторым входом третьего элемента ИЛИ и является входом записи преобразователя, информационный вход блока памяти обьединен с первым информационным входом блока контроля и является информационным входом преобразователя, вход параллельной записи счетчика по модулю гп является входом ввода номера числа преобразователя, второй информационный вход блока контроля подключен к выходу блока памяти, выход переполнения счетчика по модулю в является выходом готовность" преобразователя, выход блока контроля - выходом "Ненорма" преобразователя, выходы блока ключевых элементов являются выходом параллельной информации преобразователя.2. Преобразователь по и. 1, о т л и ч а ющ и й с я тем, что блок контроля выполнен на элементе И и элементе НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с первым входом элемента И, выход которого является выходом блока, первый и второй входы элемента НЕРАВНОЗНАЧНОСТЬ являются соответственно первым и вторым информационными входами блока, второй вход элемента И - входом синхронизации блока,1805548 Составитель В.СадовниковРедактор Техред М.Моргентал Корректор О.Крав о 3 аказ 947 Тираж ВНИИПИ Государственного комитета по 113035, Москва, Жроизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гы.".инл, ": 15 И Подписноезобретенидм и открытидм при ГКНТ СССРаущская наб., 4/5