Устройство для цифрового регулирования параметра сварки

Номер патента: 1444784

Опубликовано: 15.12.1988

Автор: Слуев

МПК: G06F 12/00

Метки: буферное, выборкой, двумерного, запоминающее, произвольной, фрагмента

...устройство буферной памяти и записываются в память выход" ного изображения, генерируемого обрабатывающим процессором. При использовании буферной памяти в процессорах исправления геометрических искажений входным генератором адреса является процессор полиномиального преобразования координат, а выходным процессором - устройство взвешенного суммиро" 40 вания элементов извлекаемого фрагмента, т.е. устройство интерполяции по методу кубической свертки (2), Данные, получаемые процессором свертки, линейно, строка за строкой записыва ются в выходную память. Для записи одного элемента, данных изображения необходимо считать шестнадцать элементов данных из памяти исходного изображения, При достаточно высоком быстродействии входного и выходного...

Номер патента: 1432730

Опубликовано: 23.10.1988

Авторы: Буянин, Волчков, Курицын, Сосновский

МПК: H03H 21/00

Метки: адаптивный, корректор, сигнала

...р(1), хранящийся 25 в первом элементе 22 памяти, После этого на выходе группы вычитателей 16. 1-16. И Формируется результирующий вектор, равный 18, 1 - 18, М на вектор Е(х) У(д) . На выходе второго сумматора 19 формируетсярезультат скалярного произведения двухвекторов К и Е(1)У(1), который вумножителе 20 умножается на число у,хранящееся но втором элементе 23 памяти и определяющее сходимость алгоритма регулятора шага адаптации. Втретьем сумматоре 21 происходит суммирование старого 4(1) шага адаптации и поправки у Е(Х)У (д)К 1. "Новое" значение р Г 1.) анализируется вблоке 25 анализа, и если оно удовлетворяет условию (5), то записываетсяв первый элемент 22 памяти. Если(1+1) выходит за допустимые границы,то первый элемент 22 памяти...

Номер патента: 1149779

Опубликовано: 15.12.1987

Авторы: Беляев, Костанди, Тяжев, Шахматов

МПК: G06F 11/26

Метки: блоков, тестового, цифровых

...номеров тестовых наборов 8 в блок индикации .5 не поступает. Затем по коман 55 5114977 записывается первый тестовый набор первого идентификатора и ответная реакция, соответствующая реакции блока при наличии в нем дефекта дан 5 ного класса. Тестовый набор из блока памяти тестов 2 через коммутатор 3 поступает на вход диагностируемого блока 7. Ответные реакции диагностируемого блока 7 через коммутатор 10 3 подаются на вход блока сравнения 4. Одновременно на другой вход блока сравнения 4 из блока памяти тестов 2 поступают ожидаемые ответные реакции, В случае несовпадения ожидае мых и полученных ответных реакций блок сравнения 4 формирует сигнал не- сравнения; который поступает на блок управления 6. Появление сигнала не- Сравнения говорит о...

Номер патента: 1124300

Опубликовано: 15.11.1984

Авторы: Асцатуров, Безруков, Волкова, Запольский, Шкляр

МПК: G06F 9/36

Метки: адреса, динамического, преобразования

...в случае обращения к виртуальной памяти логический адрес поступает на первыйвход 10 устройства и помещается врегистре 4 логического адреса. Ин Одекс блока регистра 4 поступает впервый дешифратор 9, на выходе которого вырабатывается маска затребованного блока (наличие сигнала на1-й шине указывает, что затребован 451-й блок в странице). Ключ из регистра 1 ключа (Фиг.1), индекс страницы из регистра 4 логического адреса и маска затребованного блокаиз первого дешифратора 9 поступаютв ассоциативную память 2, где осуществляется ассоциативный поиск.Ассоциативный поиск происходит следующим образом, Ключ из регистра 1ключа поступает на второй вход первого компаратора 23 (фиг.2) в каждом канале 18, 18 18 гдеМ," число ячеек в ассоциативной памяти....

Номер патента: 1161944

Опубликовано: 15.06.1985

Авторы: Беспалов, Будовский, Мельник

МПК: G06F 11/28

Метки: адреса, зон, модификации, отладке, памяти, программ

...третий выход коммутатора соединен с входомрегистра исходного базового адреса, 40выход которого соединен с первымвходом схемы сравнения и первым входом третьего элемента И, выход регистра фиксированного базового адреса соединен с вторым входом схемы , 45сравнения, выходы равенства и неравенства которой соединены соответственно с первым входом четвертогоэлемента И и вторым входом третьегоэлемента И, вход установки присвоенного базового адреса устройства соединен с информационным входом регистра присвоенного базового адреса,выход которого соединен с вторымвходом четвертого элемента И, выходытретьего и четвертого элементов Исоединены соответственно с первыми вторым входами второго элемен- .Выход числа и младших разрядовадреса коммутации...