Устройство для формирования тестов

(51 ОПИСАНИЕ ИЗОБРЕТН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ И ительнои пол ьз о роля ион. Целение обложности ооъе одами ьоении систем контрол фровых объектон.ния - расширение обза счет возможности для контроля объекто о з онано и диаг сти ки ци изобрете именени тестов онально г, 1 из тройств хема бл структ ь ласти пр нн различными вхоцами, бражена структурнаяна фиг, 2 - струкка управления; на урная схема блока ренкци а фи схема утур наяфиг. 3гистро ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ПНТ СССР(56 ) Авторское свидетельство СССРН 866003, кл. О Об Р 11/26, 980,Авторское свицетельство СССРИ 336013, кл. С 06 Р 11/26) 1986(54) УСТРОЙСТВО ДЛЯ ФОРК 41 ОВАНИЯТЕСТОВ,07.8806.90, Бюл. Ф 23логоцский политехнический инетение относится к нычистехнике и может быть испри построении систем конагностики цифровых объекизобретения является раСшисти применения за счет возоздания тестовдля контроля функционально различнымистройство для Формирования зобретение относится к нычислной технике и может быть испол БО 1523452 2тестов содержит генератор импульсов, три блока памяти, шифратор, блок управления, регистр сдвига, элементчетности, три шинных формирователя, два элемента И, цещифратор, два регистра, элемент ИЛИ-НЕ, преобразователь кода, инвертор, группу сумматоров по модулю два, мультиплексор. В устройстве можно организовать упранление по кажцому из ныхоцон устройства такими количественными характеристиками изменения си гнала, как количество переключений, частота переключений, вероятность появления сигналов "0" или "1" и т.ц, Управление этищ характеристиками осуществляется за счет регулирования коэФФициента целе- Ж ния сигнала по каждому отдельному выходу у стр ой ст н а, который з ацает сяпрограммно. В результате устройство становится программно-адаптируемым по отношению к объектам контроля, имеющим Функционально различные нхоцЫ, )ай Устройство цпя Формирования тестов содержит генератор 1 импульсов, блок 2 памяти, шифратор З,.блок 4 управления, регистр 5 сдвига, элемент 6 четности, шинный формирователь 7, элемент И 8, блоки 9 и 10 памяти, цешифратор 11, регистр 2, элемент ИЛИНЕ 13, преобразователь4 коца, элемент И 15, элемент НЕ 16, шинный форьирователь 17, блок 18 сумматоров по модулю два, мультиппексор 19, шинный формирователь 20, регистр 21, блок 22 регистров. Устройство также имеет1573457 45 и Составитель М, КудряшовРедактор Н.Лазаренко Техред М.Моргентал Корректор А.Осауленк 52 аж 57 Подписное КНТ СС зводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101 ЗаказВНИИПИ сударственного комитета по изобретениям и открытиям 113035, Москва, Ж, Раушская наб., д, .4/5вход 23 синхронизации, выход 24 состояния, информационные входы 25,группы адресных входов 26 и 27, выходы 28, выходы Ь, -Ь,шифратора 3, выходы ес-е регистра 5, выходы у 4-у блоИка 4, выход у 7 элемента И 15,Блок 4 управления (фиг, 2) соцержит триггер 29, элементы ИЗО и 31, ком -мутатор 32, таймер 33, элемент И 34,Блок 22 регистров (фиг. 3) содержит дешифратор 35, регистры 36,Преобразователь 14 может быть построен на основе микросхем типа КР 556 РТ 5, программируемой в соответствиис десятичным эквивалентом двоичногокодаЛ, при А 6 1,2,54);(1)с А 2255, при А 6 0,255,где с - цесятичный эквивалент двоичного коца СОС 1 С 2 СЗС 4 С 5 С 6 С 7 навыходах преобразователя;А - десятичный эквивалент двоичного кода АОА А 2 АЗА 4 А 5 А 6 А 7 навхоцах преобразователя25Преобразователь 14 кода осуществляетпреобразование кода АОА 1 А 2 АЗА 4 А 5 А 6 А 7,поступающего на его входы, а коцСОС 1 С 2 СЗС 4 С 5 С 6 С 7 в соответствии с (1),Устройство работает следующим образок,В процессе Формирования испытатель ной последовательности устройство может работать в различных режимах. Выбор режима работы осуществляет микро 35ЭВМ, воздействуя на устройство по ацресным входам 26 и 27, подключенным кшине адреса микроЭВМ. Причем по вхоцам 26 задается код режима работы устройства, а по вхоцам 27-ацресная информация, Ввод информации н устройство производится иэ микроЭВМ, шина данных соединена с информационным входому стр ой ст в а 2 5, Синхро низ ацию э то говвода осуществляет сама микроЭВМ, фор мируя синхроимпульс, поступающий сшины управления микроЭВМ на вход 23устройства. Низкий уровень сигналас выхода 24 устройства оповещает микроЭВМ о протекании процесса формирования устройством испытательной последовательности, Выход устройства 24соединен с входом запроса прерыванияшины управления микроЭВМ.В исходном состоянии на адресныхвходах устройства 26 и 27 присутствует нулевой код, шина данных микроЭВМнаходится в нейтральном состоянии,синхроимпульс, сопровождаюший вывод данных из микроЭВМ, отсутствует, Сигнал с выхода шифратора 3 поступаетна входы выборки блоков 2 и 9, шинныхформирователей 7 и 17 и на вхоц сброса регистра 12. Единичный сигнал запрещает работу укаэанных блоков, переводит их выходы в нейтральное состояние и удерживает на выходах регистра12 нулевой код. Единичный сигнал свторого выхода шифратора 3 при хоци тна вход выборки шинного Формирователя20 и через инвертор 16 на вход выборки мультиплексора 19, При этом запрещается работа шинного формирователя 20, переводятся его выходы в нейтральное состояние и разрешается работа мультиплексора 19. С третьего выхода шифратора 3 единичный сигнгл поступает на вход выборки блока 10 и навхоц выборки блока регистров 22, Сигнал запрещает работу блока 10 и дешиф.ратора 35 блока 22 (Фиг, 3), С выходов дешифратора 35 единичные сигналы,поступают на входы разрешения записирегистров 36 и запрещают запись в нихинформации, На вхоце выбор ки ре ги стр а.1 и на входе управления режимом работы регистра 5 н исходном состоянииприсутствует единичный сигнал, поступающий с четвертого, выхода шифр атор а3. Этот сигнал запрещает работу регистра 21, переводит его выходы внейтральное состояние и устанавливает регистр 5 н режим параллельнойзаписи информации, Сигнал с пятого выхода шифратора 3 поступает на вхоцблока 4 управления, оттуда на вхоцвыборки таймера 33 (фиг. 2), Ециничный сигнал запрещает запись информации н таймер, Сигнал, поступающийна адресный вход А таймера 33, не ока-.зывает на последний никакого .воздействия, так как на входе выборки таймера присутствует сигнал высокогоуровня. С выхода генератора 1 импульсон сигнал по тактовому входу блока4 управления приходит на тактовыйвход счетного триггера 29 и на вторые входы логических элементов ИЗОи 31. Элементы И 24 и 25 преобразуют сигналы в две последовательности. несовпадающих во времени импульсов, которые поступают на входы ВО В 1 коммутатора 32. Сигнал с прямого выхода триггера 29 постоянно поступает на счетный нхоц таймера 33, Запуск тай 5 157345мера в режим счета производится передним фронтом сигнала, поступающего с седьмого выхода шифратора 3, Висходном состоянии сигнап имеет низкий уровень, поэтому таймер удерживается в режиме покоя, сигнал на еговыходе имеет высокий уровень и на выходе элемента 34 присутствует сигналнизкого уровня, Единичный сигнал свыхода таймера 33 поступает на выходблока.4 управления и на вход управления коммутатора 32, С управляющеговыхода единичный сигнал приходит навыход состояния устройства 24 и оттуда в микроЭВМ, оповещая ее об отсутствии процесса формирования устройствомиспытательной последовательности. Единичный сигнал на управляющем входекоммутатора 32 производит в последнем 20подключение к выходам входов А 0, А 1,на которых из-за отсутствия в исходном состоянии синхроимпульса имеетместо сигнал низкого уровня, Поэтомуна выходах блока 4 управления присутствуют нулевые сигналы. В результате,в исходном состоянии в устройстве отсутствуют сигналы синхронизации, вырабатынаеие блоком 4 управления, шиФратор 3 запрещает обращение к блокам2, 7, 9, 10, 17, 20, 2 и 22, инфор-,мация в блоках, содержащих элементыпамяти, остается неизменной,Первый режим работы устройствапредназначен для проведения ищциализации таймера 33, которая осуществляется путем записи в таймер из микроЭВМ кода управляющего слона. Результатом инициализации таймера 33 является его готовность выполнять функцию одновибратора с программируемойдлительностью импульса, причем запускодновибратора производится по переднему фронту сигнала, поступающего навход стробирования таймера 33, В первом режиме работы устройства микроЭВМ устанавливает на адресных входах26 и 27 устройства соответствующиекоды и выводит по шине данных на инФормационные входы устройства 25 кодуправляющего слова, Этот код поступает на информационные входы блока4 управления и оттуда на информационные входы таймера 33, Вывод иэ микроЭВМ кода управляющего слова сопро. вождается синхроимпульсом, поступающим из микроЭВМ на вход 23 устройства и оттуда на вход синхронизации блока 4 управления, Код с адресных вхо 7 6цов 26 проходит на входы шифратора 3, который преобразует входной код. Нулевой сигнал поступает с пятого разрядного выхода шифратора 3 на адресный вход блока 4 управления и оттуда на вход выборки таймера 33. При этом разрешается запись в таймер информации, Единичный. сигнал с шестого разрядного выхода шифратора 3 поступает на вход блока 4 управления и оттуца приходит на вход А таймера 33, переводя последний в режим записи управляющего слова, Запись кода управляющего слова в таймер 33 производится синхроимпульсом, поступающим на вход записи таймера с вхоца синхронизации.Второй режим работы устройства предназначен для загрузки из микроЭВМ в таймер 33 числа циклов формирования, определяющего длину генерируемой устройством псевдослучайной послецов- тельности. В этом режиме микроЭВМ устанавливает на адресные входы 26 и 27 устройства соответствующие коцы, на информационный вход 25 устройства - код числа и Формирует синхроимпульс, поступающий на синхровход устройства. Код поступает с адресных входов устройства на входы шифратора 3. С информационного входа 25 устройства коц приходит на информационные входы блока 4 управления и оттуда на информационные входы таймера 33, С синхровхода устройства 23 на вход синхронизации блока 4 управления приходит синхроимпульс. Шифратор 3 преобразует код, равный 010, в код, равный 1111000, отличающийся от кода в =1111 00 исходно го состояния (а=000 ) значением бита Ь 4, низкий уровень которого разрешает запись информации в таймере 33. Заись кода числа в таймер 33 производится синхроимпульсом поступающим на вход, записи таймера с входа 23 синхронизации.Инициализация таймера 33 и э,агрузка в него данных обеспечивают подготовку таймера к работе. В процессе формирования испытательной последовательности таймер 33 формирует на своем выходе сигнал длительностьюл11, 2) где и - число циклов формирования испытательной посл едовательности, загруженное в таймер иэмикроЭВМ;21 " длительность периода сигналана входе Т таймера 33.Третий режим работы устройства 1 тредназначен дпя вывода информации из микроЭВМ в регистры 36 блока 22, Этот режим дает возможность формиро 5 Вать псевдослучайную последователь-. ность с любого начального состояния, Предварительно выведенного из микро- ЭВМ в регистры 36; позволяет побайтно выводить из микроЭВМ на объект контроля, подключенный к выходам 28 устройства, заранее рассчитанный тест, В третьем режиме микроЭВМ устанавливает на адресные входы 26 и 27 устройсства коды, выводит на информационный вход 25 устройства байт информации, Формирует синхроимпульс, проходяший по синхровходу 23 устройства на выход синхронизации блока 4 управления, Коды на входах 26 и 27 являются адресной информацией,причем в третьем режиме используются информация только двух младших битов, указывающих ,код адреса одного из регистров 36 блока 22, Остальные биты кода могут при нимать произвольные значения, С входов 26 и 27 устройства информация пос - тупает на адресные входы шифратора 3 и на входы параллельной записи регистра 5 сдвига. Шифратор 3 преобразует Зп код, Нулевой сигнал Ь 2 с третьего разрядного выхода шифратора 3 приходит на вход выборки блока 10 и на вход выборки блока 22 регистров, к которому подключен, вход выборки дешифратора 35 (Фиг, 3), Сигнал Ь 2 разрешаетработу блока 10 в режимах записи и считывания информации, а также производит выборку дешифратора 35, Единичный сигнал ЬО с первого выхода шифратора 3 поступает на вход установки нуля регистра 12, обнуляет его и тем самым обеспечивает единичный сигнал управления элементом И 15 на выходе элемента ИЛИ-НЕ 13, Высокий уровень сигнала на первом входе элемента И 15 открывает последний,цля прохождения сигнала синхронизации у 5, Единичный сигнал ЬЗ с четвертого выхода шифратора 3 поступает на вход управления режимом работы регистра 5 сдвига и на вход выборки регистра 21, Сигнал ЬЗ устанавливает регистр 5 в режим приема параллельной информации, запрещает запись данных в регистр 21 и переводит его выходы в нейтральное состояние, Байт данных, выведенных Из микроЭВМ, проходит с информационных входов устройства 25 на входы блоков 10 и 22, на входы регистров 36, Единичный сигнал с выхода таймера 33 присутствует на входе управления коммутатора 32 и обеспечивает прохождение через указанный коммутатор синхроимпульсг с входа 23 синхронизации на выходы у 4 и у 5 блока 4 управления, Далее синхроимпульс в виде сигнала у 4 блока 4 управления приходит на вход синхронизации регистра 5 и своим передним Фронтом производит запись кода в указанный регистр, На выходах регистра 5 появляется код, Сигналы еО, е 1 с выходов регистра 5 поступают на адресные входы блока 10 и по адресным входам блока 22 проходят на входы дешифратора 35, Последний в соответствии с комбинацией кода Аб производит выборку одного из регистров Зб и разрешает запись в него информации,Одновременно синхроимпульс в виде сигнала у 5 блока 4 управления прсходит через элемент И 15, поступает на вход упр авл ения режимом р аб оты бло ка 1 О и на входы синхрснизации регистров Зб, Синхроимпульс производит запись информации и в блок 1 О,и в один из регистров 36 блока 22, В результате байт информации, выведенной из микро- ЭВМ на информационные входы 25 ус - тройства, записывается в блоки 1 О и 22, С выходов блока 22 информация поступает на выходы 28 устройства. Таким образом, третий режим работы устройства позволяет вывести из микроЭВМ на входы объекта контроля любую предварительную последовательность сигналов. При этом подаваемая на входы объекта информация одновременно записывается в блок 10,Четвертый режим р аботы устрой ства предназначен для одновременной загрузки блоков 2 и 9 кодами коэффициентов деления сигнала, Величина этих кодов задается пользователем для каждого конкретного выхода устройства и определяется в зависимости от объекта контроля и его режима работы. Множество возможных значений кода зависит от разрядности блоков 2 и 9, Коэффициенты деления сигнала задаются для каждого из выходов устройства, поэтому объем памяти для их хранения определяется количеством выходов устройства.Загрузка кодов в блоки 2 и 9 про.изводится следующим образом, В четвер-.том режиме микроЭВМ устанавливает на адресные входы 26 и 27 устройства коды, выводят на информационные входы 25 устройства код, формирует синхроимпульс, Код на входах 26 - это код четвертого режима работы устройства, а код на входах 27 является адресом ячеек блоков 2 и 9, в которые должен быть загружен код с входов 2510В результате блокам 2 и 9 разрешается работа в режимах записи и чтения, а шинным формиронателям 7 и 17 разрешает ся передача информации, напр авление которой зависит от уроння сигнала 15 на входе управления укаэанных блоков. Нулевой сигнал Ь 1 с второго разрядного выхода шифратора 3 приходит на вход иннертора 16, обеспечивая на его . выходе сигнал высокого уровня, и на вход выборки шинного формирователя 20. С выхода инвертора 16 единичный сигнал поступает на вхоц выборки мультиплексора 19 и на первый вход элемента И 8. При этом запрещается рабо та мультиплексору 19, переводятся его выходы в нейтральное состояние и открывается элемент И 8 по отношению к сигналу у 5. Разрешение работы шинного формирователя 20 делает нозможным 30 передачу информации с входон формирователя на его выходы, Единичныи сигнал ЬЗ с четвертого выхода шифратора 3 поступает на вход управления режимом работы регистра 5 сдвига и на вход выборки регистра 21., Сигнал ЬЗ переводит регистр 5 в режим приема параллельной информации, а выходы регистра 21 - в нейтральное состояние, Коц коэФфициента деления сигнала с 40 входов устройства 25 поступает на входы шинного формирователя 17 и через блок 20 на входы шинного формирователя 7. Синхроимпульс, сопровождающий вывод коца из микроЭВМ, приходит по синхровходу устройства 23 на вход синхронизации блока 4.управления и от" туда поступает на входы коммутатора 32, Единичный сигнал с выхода таймера 33 присутствует на входе управления коммутатора 32 и обеспечивает прохождение синхроимпульса с входов коммутатора 32 на выходы у 4 и у 5 блока 4 управления, Далее синхроимпульс в виде сигнапа у 4 блока 4 управления прихо" дит на вход синхронизации регистра 5 и своим передним фронтом производит запись параллельной информации в регистр 5. Код. с адресных входов устройства 27 записывается в регистр 5 и с его выходов приходит на адресные входы блоков 2 и 9, При наличии сигнала низкого уровня на входах управления блоков 2, 7, 9, 17 блоки 2 и 9 нахо- дятся в режиме чтения информации, которая передается шинными формирователями 7 и 7. Одновременно в виде сигнала у 5 блока 4 управления синхроимпульс йоступает на входы упранления блоков 2 и 7 и, проходя через элемент И 8, на входы управления блоков 9 и 17. При этом шинные формирователи 7 и 17 передают информацию с вхоцов на входы-выходы, а блоки 2 и 9 принимают эту информацию н соответствующие ячейки памяти. Информация, выведенная иэ микроЭВМ, одновременно записывается в блоки 2 и 9. Таким образом, четнертый режим работы устройства позволяет установить по любому выходу устройства требуегьгй коэффициент деления сигнала,Пятый режим работы устройства янляется режимом формирования испытательной последовательности, В этом режиме устройство генерирует псевдослучайную последовательность регулируемой длины с любого заданного начального состояния и с управляемыми по каждому из выходов устройства количественными характеристиками изменения сигнала. Поэтому прежде чем реализовать пятый режим работы устройства необходимо выполнить следующие подготовительные операции; с помощью режима 1 произвести инициализацию таймера 33, блока 4 управления; используя режим 2, загрузить в таймер 33 код числа, определяющий длину желаемой испытательной последовательности; воспольэовавшись режимом 3, загрузить в блок 22 регистров и н блок 10 желаемое начальное состояние, с которого начинаетсяпроцесс формирования испытательнойпоследовательности; применяя режим 4,загрузить в блоки 2 и 9 двоичные коды желаемых коэффициентов деления сигнала по каждому выходу устройства,Эти операции выполняются с помощью ьикроЭВМ, причем .переход от одного машинного цикла вывода к цругому должен происходить через установку на адресных входах устройства 26 и 27 кода, которому соответсвует исходное состояние устройства. Это гарантирует сохг ранность информации в блоках 2, 9, 10 22 и 27 при переходе от одного режимаработы устройства к другому, или при неоднократном повторении одного и того же режима работы, Выполнение указанных операций обеспечивает подготовь5 ку устройства для формирования желаемой испытательной последовательности, В пятом режиме работы устройства мик- роЭВМ устанавливает на входы 26 и 27 соответствукнпие коды, Данные в этом режиме не выводятся из микроЭВМ и синхроимпульс не формируется, Нулевой сигнал ЬО с первого выхода шифратора 3 поступает на входы выборки блоков 2, 7, 9 и 7, Сигнал ЬО разрешает блокам 2 и 9 работу в режимах записи и чтения, а шинным формирователям 7 и 17 разрешает передачу информации, направление которой зависит от уровня сигнапа на входе управления укаэанных 20 блоков, При наличии сигнала низкого уровня на входах управления блоков 2, 79 и 17 блоки 2 и 9 работают в режиме чтения информации, а шинные формирователи 7 и 17 передают эту инфор мацию с входов-выходов на выходы, Единичный сигнал Ь 1 с второго выхода шифратора 3 приходит на вход элемента НЕ 16 и на вход выборки шинного формирователя 20, переводя выходы последнего 30 в нейтральное состояниеСигнал Ь 1 формирует на выходе инвертора 16 сигнал низкого уровня, который разрешает работу мультиппексору 9 и, проходя через элемент Д 8, поступает на входы управления блоков 9 и 17, При этом блок 9 истыкующийся с ним шинный формирователь 17 переводятся на время формирования испытательной последователь-. ,ности в режим чтения информации, ко торая затем поступает с выхода блока 17 на входы мультиплексора 19. Нулевой сигнал Ь 2 с третьего выхода шифратора 3 приходит на входы выборки блоков памяти 10 и регистров 22, Сигнал 45 Ъ 2 разрешает работу. блоку 10 в режимах записи и чтения, а блоху 22 прием информации в регистры 36, С четвертого выхода шифратора 3 сигнап ЬЗ поступает на вход выборки регистра 21 и 50 на вход управления регистра 5 сдвига. Низкий уровень сигнала ЬЗ разрешает работу регистру 21 и переводит в режим сдвига информации регистр 5. Единичный сигнал Ь 4 с пятого выхода шифратора 3 запрещает запись информации в таймер 33 и делает безразличным для таймера уровень сигнала Ь 5 на его адресном входе, С седьмого выхода шифратора 3 единичный сигнал Ьб проходит по адресному входу блока 4 на вход стробирования таймера 33 и на второй вход элемента И 34. В исходном состоянии сигнал на выходе таймера 33 равен единице, При появлении единичного сигнала Ьб происходит запуск таймера 33 и сигнал на выходе элемента И 34 приобретает высокий уровень, Сигнал с выхода элемента И 34 поступает на выход установки н,ля блока 4 управления и оттуда на вход сброса регистра 5. Высокий уровень сигнала устанавливает последний в нулевое состояние. По эад - нему фронту первого после появления сигнала Ьб импульса на счетном входе т ай мер а 33 си гнал на выход е т ай мер а принимает низкий уровень и поступает на вход управления коммутатора 32, на первый вход элемента И 34 и на выход 23 устройства, При этом в коммутаторе 32 устанавливается связь между входами и выходами, сигнал принимает низкий уровень, сигнал с выхода таймера 33 сообшает микроЭВМ о. захвате ее шины данных на время формирования испытательной последовательности, Сигналы с выходов элементов 30 и 31 проходят через коммутатор 32 и в виде сигналов у 4 и у 5. появляютсяна выходах блока 4 управления. С выхода блока 4 управления сигнал у 4 идет на входы синхронизации регистров 5, 2и 21, Сигнал у 5 с выхода блока 4 управления приходит на входы управления блоков 2 и 7 и на вторые входы элементов И 15 и 8, Импульсы сигналову 4 и у 5 т актируют пр оце сс фор мир ов ания устройством испытательной последовательности. Число импульсов каждого из сигналов у 4 и у 5 равно числу, записанному в таймер и определяющему число циклов формирования испытательной последовательности, После отсчета таймером 33 соответствующего количества тактов его выход устанавливается в "1", В результате, на выходе блока 4 управления сигналы у 4 и у 5 принимают нулевые значения, а сигналы уб равны Установка в "0" сигналов у 4 и у 5 означает прекращение тактирования процесса Формирования испытательной последовательномти. Единичный сигнал с выхода 24 поступает на выход состояния устройства и оповещает микроЭВМ об окончании процесса формирования испытательной последовательности. Высокий уровень сигнала уб производитсброс в нулевое состояние ныхоцон регистра 5Кажцый цикл Формирования разбивается на три Фазы.В течение первой Фазы цикла устройство формирует на выходах регистра 5 псевдослучайный код, формирование этого кода происходит в результате сдвига вправо информации н регистре 5 и одновременной записи сигнала с выхода элемента 6 четности н младший разрядр е ги стр аСцни г информации . н ре ги стрепроисходит по переднему фронту импульса сигнала у 4. Регистр 5 сдвига, ох аченный обратными связями, через элемент 6 четности выполняет функцию генератора псевдослучайных чисел. В течение второй фазы цикла устройСтво формирует и записывает н регистр21 загрузочный байт информации, Формирует на выходе элемента ИЛИ-НЕ 13 сигнал управления, устанавливает на нхо - ды шинного формирователя 7 коц текущего коэффициента деления сигнала, 25 Происходит это следующим образом. В течение нторой Фазы цикла импульс сигнала у 5 отсутствует, поэтому на выходе элемента И 15 присутствует нуле - вой сигнал, который обеспечивает ра боту олока 1 О в режиме чтения, Сигналы с первых двух выходов регистра 5 поступают на адресные .входы блока 10 и по адресным входам блока 22 Проходят на входы цешифратора 35, 1 ри этом 3 в блоке О происхоцит выборка и чтение содержимого соответствующей ячейки, а в блоке регистров 22 дешифратором 35 разрешается запись информа - ции н соответснующий регистр, На од- щ ном из выходов дешифратора1 устанавлинается ециничный сигнал, Сигналы с выходов блока 10 и дешифратора 11 поразрядно суммируются н сумматорах 18по модулю два, Выходной носьмиразряд- Д 5 ный сигнал блока 18 отличается от сигнала на выходе блока 10 только значением одного бита, номер которого указывает дешифратор 11, Сигналы с выходов сумматора 18 по модулю два посту пают на информационные входы регистра 21. Запись информации н регистр 21 происходит в период действия импульса сигнала у 4, поступающего с выхода блока управления 4, Байт. информации, за писанный в регистр 21, называется загрузочным, так как в дальнейшем предназначен дпя загрузки в блок регистров 22, Одновременно с выходов регистра 5 код поступает на адресные входыбноков 2 и 9, Из блоков 2 и 9 содержимое соответствующих ячеек памяти перецается шинными формирователями 7 и17 на входы соответственно регистра 12и мультиплексора 19, Положительным потенциалом импульса сигнала у 4 на тестовом входе регистра 12 производитсязапись параллельной информации н регистр 12. Эта информация поступает свыходов указанного регистра на входыпреобразователя 14 кода и на входыэлемента ИЛИ-НЕ 13, Преобразователь4 кода преобразует входную информацию и передает ее на входы мультиплексора 19, Элемент ИЛИ-НЕ 13, анализируя состояние выхоцон регистра 12,формирует сигнал упранления, которыйуправляет выбором канала мультиплексора 19, и с помощью элемента И 15 упранляет записью загрузочного байта вблок регистрон 22 и н блок 10, Еслисигнал управления с элемента ИЛИ-НЕ13 ранен нулю, на входы блока 7 в качестве кода текущего коэффициента целения сигнала устанавливается код свыходов преобр аз он ателя 14 кода. Приэтом запрещается запись загрузочногобайта н блок 22 регистров и н блокО, Если сигнал с выхода элементаИЛИ-НЕ 13 равен единице, на входы блока 7 устанавливается код с выходовшинного формирователя 17, Это код эталонного ,программно заданного) коэфФициента дележя сигнала, хранящегосяв блоке 9, кроме того, сигнал элемента И 1 И - НЕ, равный единице, разрешаетз апись н блок 22 ре гистрон и нблок 10,В течение третьей Фазы цикла в устройстве производится запись в блок2 кода текущего коэФфициента деленияи производится запись загрузочногобайта в блок 22 регистров и в блок 10.Происходит это следующим образом. Импульс сигнала у 5 с ьыхода блока 4 управления поступает на. входы управления блоков 2 и 7 и на второй вход элемента И 15. При этом блок 2 и стыкующийся с ним шинный Формирователь 7 переводятся в режим приема информации,В результате код текущего коэффициента записывается в блок 2, Одновременно импульс сигнала у 5 проходит через.элемент И 15. С выхода указанного элемента И 15 импульс поступает на входуправления блока 10 и проходит навходы синхронизации регистров 36 Кэтому моменту времени на информационных входах блока 10 и регистров Зб установлен загрузочный байт информации, Он поступает на укаэанные входы с выходов регистра 21. Положительным5 потенциалом с выхода элемента И 15 осуществляется запись н блок 10 загрузочного байта. Загрузка в блок 22 производится передним фронтом импуль , са сигнала с выхода элемента И 15, Информация н блоке 10 и в блоке 22 отличается от внонь сформированного загрузочного байта в регистре 21 только значением одного бита. Поэтому при 15 записи в блок 22 регистров загрузочного байта информация изменяется только на одном выходе устройства. Например, если в рассматриваемом цикле формирования испытательной последовательности на выходах регистра 5 сформировался псевдослучайный код, при сигнале на выходе элемента ИЛИ-НЕ 13, равном единице, в блоке 22 произойдет изменение информации на одном выходе. 25Таким образом, в течение каждого цикла формирования устройством испытательной последовательности на выходах регистра 5 генерируется псевдослучайный код, под воздействием кото- Зр рого в блоках 1 О, 11, 18 и 21 формируется загрузочный байт информации; блоками 2, 7, 12 и 13 Формируется сигнал, Управляющий выбором канала мультиплексора 19 и записью загрузочного байта в блоки 22 и 10; производится запись и блок 2 кода текущего коэффициента деления сигнала, который Формируется в зависимости от значения сигнала на выходе элемента ИЛИ-НЕ 13, либо преобразователем 14 кода, либо блоком 9; и в заключении цикла в случае, если сигнал на выходе элемента ИЛИ-НЕ 13 равен единице, производится запись загрузочного байта в блоки О и 22. В результате на соответствующем ныходе устройства 28 происходит изменение информации.ФормУл а изобретения 50Устройство для Формирования тестов, содержащее шифратор, генератор импульсов, блок управления, первый блок памяти, дешифратор, группу су маторов по модулю два, первый регистр, блок регистров, элемент четности и регистр сдвига, группу разрядных выходов которого соединена с входами элемента четности, выход которого подсоединен к входу последовательноговвода информации регистра сдвига, первый и второй разрядные выходы которого соединены с соответственно адресным входом первого блока памяти и адресным входом блока регистров, выходы последнего являются выходами устройства,. входы управления считыванияблока регистров и первого блока памяти подключены к первому входу шифратора, второй, третий и четвертый выходыкоторого соединены соответственно спервым, вторым и третьим входами блока управления, первый выход которогосоединен с входами синхронизации регистр а сдви га и пер во го р е ги стр а, выходы которого соединены с группами инФормационных входов устройства первого блока памяти, блока управления иблока регистров, вход синхронизациикоторого объединен с входом управления режимом первого блока памяти, инФормационные входы пер во го ре гистр аподключены к выходам сумматоров помодулю дна группы, первые входы которых подключены к соответствующим входам первого блока памяти, вторые выходы сумматоров по модулю два группыподключены к выходам дешифратора, выходы генератора импульсов соединен счетвертым входом блока управления,второй выход которого подсоединенк входу сброса регистра сдвига, третий, четвертый и пятый разрядные выходы которого соединены соответственно с первым, вторым и третьим входами дешифратора, вход управления считыванием первого регистра объединенс входом управления режимом работы регистра сдвига, пятый вход блока управления является входом синхронизации устройства, третий выход блока управления является выходом состоянияустройства, входы шифратора являютсяпервой группой входов режима устройства, о т л и ч а ю щ е е с я тем,что, с целью расширения области применения за счет возможности созданиятестов дпя контроля объектов с функци"онально различными входами, в устройство введены второй и третий. блоки памяти, три шинных формирователя, втоРой регистр, преобразователь кода,мультиплексор, два элемента И, элемент НЕ, элемент ИЛИ-НЕ, вторая группа входов режима устройства соединенас входами регистра сднига, пятый ны8 1573457 35 ход шифратора подсоединен к входу выборки управления считывания первого регистра, шестой выход шифратора соединен с входами выборки второго и третьего блоков памяти, входом сброса второго регистра и входами выборки первого и второго шинных формирователей, седьмой выход шифратора соединен с входом выборки третьего шинного форО мирователя и через элемент НЕ с входом выборки мультиплексора и первым нхоцом первого элемента И, информацион - ные входы первой группы входов муль - типлексора подсоединены к выходам первого шинного формирователя, информационные входы второй группы мультиплексора подключены к выходам преобразователя кода, входы которого соединены с входами элемента ИЛИ-НЕ и20 выходами второго регистра, выход элемента ИЛИ-НЕ соединен с входом управления режимом работы мультиплексора и первым входом второго элемента И, выход которого подсоединен к входу син хронизации блока регистра, второй вход первого элемента И соединен с вторым входом второго элемента Ивходами управления режимом работы,третьего блока памяти и второго шин,ного формирователя и подключен к четвертому выходу блока управления, выход первого элемента И соединен свходами управления записи второго блока памяти и первого шинного формирователя, информационные входы-выходы которого подключены к соответствующимвходам-выходам второго блока памяти,входы первого и третьего шинных формирователей объединены и подключенык информационным входам устройства,выходы мультиплексора и третьего шинного формирователя через монтажноеИЛИ подключены к входу второго шинного формирователя, адресные входывторого и третьего блоков памяти подключены к младшим разрядным выходамрегистра сдвига, информационные входъ-выходы третьего блока памяти соединены с входами-выходами вто,ого шинного формирователя, выходы которогосоединены с информационными входамивторого регистра, вход синхронизациикоторого соединен с входом синхронизации нервог о ре ги стра.