Устройство для решения систем линейных алгебраических уравнений

Изобретение относится к цифровойвычислительной технике и может бытьиспользовано в кацестве процессорадля решения систем линейных алгебраических уравненийЦель изобретения - повышение быстродействия устройства,На Фиг, .1 приведена схема устройства для решения систем линейных алгебраических уравнений; на Фиг. 2 -схема блока вычислений; на Фиг. 3схема блока формирования импульсов.Устройство содержит и блоков 1вычислений, где и - порядок решаемойсистемы линейных алгебраических уравнений, входы 2 матрицы коэффициентов системы линейных алгебраическихуравнений устройства, вход 3 свободных членов системы линейных алгебраических уравнений устройства, блок 4анализа, блок 5 синхронизации и блок6 формирования импульсов.Блок 1 вычислений содержит первыйрегистр 7, умножитель 8, сумматор9, второй регистр 10, триггер 11 итретий регистр 12, Блок 6 Формирования импульсов содержит счетчик 13,триггер 14, первый 15 и второй 16элементы И,Устройство предназначено для нахождения решения системы линейныхалгебраических уравненийСХ = й,где С - невырожденная матрица размерности ии;й - заданный вектор размерностии, инерционным методом ЯкобиХ = Х +(СХ - й) 1 са 11( 1 с(Е - единичная матрица) .Устройство работает следующимобразом.Перед началом решения системы линейных алгебраических уравнений в блок 4 анализа записывается код порога, задающий точность решения системы линейных алгебраических уравнений, В блок б Формирования импульсов записывается число и. Блок б формирования импульсов генерирует управляющие импульсы для блоков 1 вычислений через каждые и тактов. За начальные значения компонент векторанеизвестных принимаются значения,зафиксированные в блоках 1 послевключения прибора, На каждом тактеработы устройства в каждом блоке 1вычислений реализуется операция умножения числа на первом информационномвходе блока 1 и числа, записанного 10в регистре 10 блока 1, и затем выпал.няется сложение полученного произведения с числом, поступающим на второй информационный вход блока 1 вычислений в данном такте. Все блоки1 через четвертые информационныевходы соединены с первым выходоми-го блока 1 вычислений.Число в регистр 10 1-го блока 1записывается через четвертый информационный входЗапись осуществляется под воздействием импульса, поступающего с управляющего входа блока 1вычислений на вход записи/считывания 25соответствующего регистра 10. Данныйимпульс появляется на выходе блока6 Формирования импульсов через каждьки тактов в промежутке между и-м и(и + 1)-м тактами.Под воздействиемтактовых импульсов этот импульс передвигается от одного триггера 11к другому, записывая при этом информацию в регистры 10 соответствующихблоков 1 вычислений. В каждом триггере 11 данный импульс задерживается 35 на один такт. Таким образом считывание информации с первого выхода -гоблока вычислений, где 1 = 1,и, осуществляется в каждом такте, а изменение информации в регистре 10, такте, где 1 с = 1,п; тн - число циклов решения задачи.Блок 4 анализа предназнацен д.1 япокомпонентной проверки точности решения системы линейных алгебраических уравнений, и в нем осуществляется покомпонентное сравнение текущего вектора решения с предыдущим. Компоненты текущего вектора решения поступают на блок 4 анализа с первого выхода и-го блока 1 вычисления, а компоненты предыдущего вектора решения - с второго выхода и-го блока 1 .вычислений, В каждом такте работы устройства в блоке 4 анализа вычисляется значение 1 Х; - Х,и происходит сравнение этого значения с5 15663порогом, задающим точность решениясистемы уравнений,Когда в данном цикле решения системы уравнений, имеющем и тактов,хотя бы одна из компонент вектора решения не удовлетворяет заданной точности, то нулевое состояние на выходеблока ч сохраняется до конца цикла,обозначая, что определенное решениене удовлетворяет заданной точности инеобходимо продолжить итерационныйпроцесс решения.Формула изобретенияУстройство для решения систем линейных алгебраических уравнений,содержащее с первого по и-й блокивычислений, где и - порядок решаемой 20системы линейных алгебраических уравнений, блок анализа и блок синхронизации, причем с первого по и-й входыматрицы коэффициентов системы линейных алгебраических уравнений устрой- р 5ства подключены соответственно кпервым информационным входам блоковвычислений с первого по и-й, первыйвыход -го блока вычислений, гдед = 1, , и - 1, подключен к второму информационному входу (+1) - гоблока вычислений, вход свободных членов системы линейных алгебраическихуравнений устройства подключен к второму информационному входу первогоблока вычислений, первый выход и-гоблока вычислений подключен к первомуинформационному входу блока анализаи к выходу результата устройства,вход величины точности решения кото 40рого подключен к второму информационному входу блока анализа, выход которого подключен к выходу признака останова устройства, вход запуска которого подключен к входу запуска блока синхронизации, выход которого подключен к входам синхронизации блоковвычислений с первого по и-й и блокаанализа, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, оно содержит блок Формирования импульсов, причем второй итретий выходы д-го блока вычисленийподключены соответственно к третьемуинформационному и к управляющемувходам (д + 1)-го блока вычислений,первый выход и-го блока вычисленийподключен к третьему, четвертому ин 66 ьФормационным входам первого блокавычислений и к четвертым информационным входам блоков вычислений с второго по и-й, второй выход и-го блока вычислений подключен к третьему информационному входу блока анализа, вход начальной установки устройства подключен к информационному входу блока Формирования импульсов, выход которого подключен к управляющему входу первого блока вычислений, выход блока синхронизации подключен к входу синхронизации блока Формирования импульсов, при этом каждый блок вычислений содержит умножитель, сумматор, с первого по третий регистры и триггер, причем первый, второй, третий и четвертый информационные входы блока вычислений подключены соответственно к первому информационному входу умножителя, к первому информационному входу сумматора, к информационному входу первого регистра и к информационному входу второго регистра, выход которого подключен к второму информационному входу умножителя, выход которого подключен к второму информационному входу сумматора, выход которого подключен к информационному входу третьего регистра, управляющий вход блока вычислений подключен к входу записи-считывания второго регистра и к информационному входу триггера, вход синхронизации блока вычислений подключен к синхровходу триггера и к входам записи-считывания первого и третьего регистров, выходы третьего регистра, первого регистра и триггера подключены соответственно к первому, второму и третьему выходам блока вычислений,при этом блок Формирования импульсов содержит счетчик, триггер и два элемента И, причем вход синхронизации блока формирования импульсов подключен к счетному входу счетчика и к синхровходу триггера, выход которого подключен к выходу блока формирования импульсов, информационный вход которого подключен к первым входам первого и второго элементов И, выходы которых подключень 1 соответственно к информационным входам счетчика и триггера, выход переполнения счетчика подключен к вторым входам первого и второго элементов И.1566366 Составитель В.СмирноТехред М.Дидык эктор В.Петраш Корректор М,Самборска ГКНТ СС оиэводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 1223 Тираж 565 ВНИИПИ Государственного комитета по из 113035, Москва, Ж, Подписное етениям и открытиям ушская наб д, Й/5