Мыхальчишин

Номер патента: 1688257

Опубликовано: 30.10.1991

Автор: Мыхальчишин

МПК: G06F 17/12

Метки: алгебраических, линейных, решения, систем, уравнений

...элемент задержки, осуществляющий задержку длительностью два такта,позволяет использовать новую компо 45ненту вектора неизвестных при вычислении последующих компонент, котороебудет производиться в (и) блоках 1вычислений, Суммирование слагаемых,у, и к., которые вычисляются в предК Кшествующем такте в (и)-м и и-и блоках 1 соответственно, происходит вблоке 2 суммирования одновременно споследуюшим суммированием полученныхрезультаТов согласно (2).гВ блоке 5 анализа вычисляется разница (х - х,(1 .= 1,п) значенийЫ.компонент вектора неизвестных, полученных на -й и (-1)-й итерациях, и сравнив ае тся с з адан цым пор огом точности, Для одновременного поступленияца входы блока 5 анализа значений х,си х1 осуществляется задержка эначеМ ния х,...

Номер патента: 1660207

Опубликовано: 30.06.1991

Авторы: Грицык, Мыхальчишин, Паленичка

МПК: G06K 9/46, H04N 7/18

Метки: изображении, телевизионное, угла

...Кг - площадь изображения, принадлежащей кругу радиуса г с центром в текущейточке изобоажения; 4Бг - площадь круга радиуса г.Числа Ав и Аг с выходов цифровых фильтров З.и 4 соответственно поступают в вычитател ь 12. Велич и на М --Ав - Аг 1,получаемая на выходе вычитэтеля 12, анализируется в кампараторе 14 на близость к"О" с точностью, заданной в регистре 13порогового значения, Если число М близкок "0" с заданной точностью, та на выходекомпаратора 14 будем иметь "1" и в противоположном случае - "0". 55Значение 11" или "О" с выхода компаратора 14 поступает на второй вход элементаИ 8, на первый вход которого поступаетзначение "О" или "1" с выхода блока 5. Цифровой фильтр 3 содержит первый регистр памяти 17 размерностью п двоичных разрядов....

Номер патента: 1615739

Опубликовано: 23.12.1990

Авторы: Батюк, Грицык, Мыхальчишин, Паленичка

МПК: G06F 17/12

Метки: алгебраических, линейных, решения, систем, уравнений

...(где и - порядок решаемой системы линейных алгебраических уравнений), блок анализа и блок синхронизации, причем вход элементов вектора свободных членов устройства подключен к первому информационному входу первого блока вычислений, первый выход .-го блока вычислений (где д = 1,п" -1) подключен к первому информационному входу (+1)-го блока вычислений, входы с первого по и-й элементов матрицы коэффициентов устройства подключены соответственно к вторым информационным входам блоков вычислений с первого по п-й, вход значения, точности устройства подключен к первому информационному входу блока анализа, выход которого подключен к выходу признака завершения вычислений устройства, вход запуска которого подключен к входу запуска блока...

Номер патента: 1566367

Опубликовано: 23.05.1990

Авторы: Михальчишин, Мыхальчишин

МПК: G06F 17/12

Метки: алгебраических, линейных, решения, систем, уравнений

...и зоб рет ения Устройство для решения систем линейных алгебраических уравнений, со,"ержащее 2 п"1 б. оков вычислений-порядок системы линейных алгебра,ческих уравнений, блок анализа иблок синхронизации, причем с первогопо (2 п)"й входы коэффициентов сис" темы линейных алгебраических уравнений устройства подключены соответственно к первым информационным входам блоков вычислений с первого по (2 и)- й, где п - порядок системы линейных алгебраических уравнений, вход запуска устройства подключен к входу запуска блока синхронизации, первый вы,ход 1"го блока вычислений, где Е=.п, ,2 п, подключен к второму информационному входу (1+1)-го блока вычислений, третий информационный вход5 15 1-го блока вычислений подключен к второму...

Номер патента: 1566366

Опубликовано: 23.05.1990

Авторы: Батюк, Грицик, Михальчишин, Мыхальчишин

МПК: G06F 17/12

Метки: алгебраических, линейных, решения, систем, уравнений

...сравнение этого значения с5 15663порогом, задающим точность решениясистемы уравнений,Когда в данном цикле решения системы уравнений, имеющем и тактов,хотя бы одна из компонент вектора решения не удовлетворяет заданной точности, то нулевое состояние на выходеблока ч сохраняется до конца цикла,обозначая, что определенное решениене удовлетворяет заданной точности инеобходимо продолжить итерационныйпроцесс решения.Формула изобретенияУстройство для решения систем линейных алгебраических уравнений,содержащее с первого по и-й блокивычислений, где и - порядок решаемой 20системы линейных алгебраических уравнений, блок анализа и блок синхронизации, причем с первого по и-й входыматрицы коэффициентов системы линейных алгебраических уравнений...

Номер патента: 1462353

Опубликовано: 28.02.1989

Авторы: Грицык, Калиняк, Мыхальчишин, Паленичка

МПК: G06F 17/12

Метки: алгебраических, линейных, решения, систем, уравнений

...1, а число на вы" ходе первой ячейки блока 3 памяти поступает на вход (2 п)-го процессор ного элемента 1. В каждом такте работы устройства в процессорном элементе 1 реализуются операции умноже.- ния и сложения согласно схеме на фиг. 2. Каждый процессорный элемент 1 состоит из умножителя и сумматора, кроме того, он содержит соответст-, вующие регистры-Фиксаторы на выходах процессорного элемента.Блок 4 анализа предназначен. для покомпонентной проверки точности решения системы алгебраических уравне" ний, и в нем осуществляется покомпо,нентное сравнение текущего вектора решения с предыдущим вектором. В каждом такте работы устройства на выходе вычитателя 6 появляется абсолютное значение разности -й компоненты вектора решения на К-й...

Номер патента: 1385263

Опубликовано: 30.03.1988

Авторы: Грицык, Мыхальчишин, Паленичка

МПК: H03H 17/04

Метки: фильтр, цифровой

...блок постоянной памяти, к группе входов которого подключена группа выходов первого блока сравнения, мультиплексор, к сигнальным входам которого подключены выходы регистров сдвига, а к управляемому входу мультиплексора подключен выход первого блока постоянной памяти, а также второй блок постоянной памяти и,умножитель, о т л и ч а ю щ и й с я тем, что, с целью повышения точности ФильтрацииВ введены последовательно соединенные. первый квадратор, первый блок усред-. нения и первый блок вычитания выход1 которого соединен с первым входом умножителя, к второму входу которого. подключен выход второго блока постояннои памяти, последовательно соединенные второй блок усреднения, вход которого соединен с входом первого квадратора и с входом первого...